TLC3548芯片中文說(shuō)明

1、TLC3548芯片中文說(shuō)明一、特性14位分辨率；最大吞吐量為200KSPS;模擬輸入電壓范圍0V 基準(zhǔn)電壓；8路模擬輸入通道； 偽差分模擬輸入；SPI/DSP兼容串行接口 SCLK可達(dá)25MHz ；單5V電源，3V-5V數(shù)字電源；低功耗4mA （內(nèi)部基準(zhǔn)電壓：1.8mA）正常工作；20uA自動(dòng)掉電模式；嵌入式4V基準(zhǔn)電壓、轉(zhuǎn)換時(shí)鐘和8x先入先出寄存器；硬件控制和可編程采樣周期；（11）可編程自動(dòng)通道掃描和重復(fù)；（12）硬件默認(rèn)配置；（13）積分非線性：最大±LSB ； ）微分非線性：最大±LSB ；（15）噪聲諧波比：80.8db;（16）總諧波失真：-95 db；二、簡(jiǎn)介

2、TLC3544/48是高性能、低功耗、CMOS模數(shù)轉(zhuǎn)換器（ADC ）。所有元件均可工 作在單5V模擬電源和3V至5V的數(shù)字電源。該系列器件具有四個(gè)數(shù)字輸入和一 個(gè)三態(tài)數(shù)據(jù)輸出，其中包括片選（/CS）、幀同步信號(hào)（FS）、串行輸入輸出時(shí) 鐘（SCLK）、串行數(shù)據(jù)輸入（SDI）和三態(tài)串行數(shù)據(jù)輸出（SDO）。/CS（作用同 /SS,從模式選擇）,SDI, SDO, 和 SCLK組成串行端口 SPI接口。FS, SDI, SDO,和SCLK組成DSP接口。幀同步信號(hào)（FS）表示被發(fā)送的串口數(shù)據(jù)開(kāi)始 的標(biāo)志。當(dāng)多個(gè)AD轉(zhuǎn)換器連接到DSP的串口時(shí)，/CS的作用可以作為芯片選 擇，以便DSP訪問(wèn)單個(gè)的AD轉(zhuǎn)

3、換器。當(dāng)只有一個(gè)AD轉(zhuǎn)換器時(shí)，/CS可以直接 連接到DGND上。如果FS沒(méi)有用到（如在SPI接口），貝U FS必須連接到 DVDD。當(dāng)SDI連接到DVDD時(shí)，上電后，AD轉(zhuǎn)換器被設(shè)置成硬件默認(rèn)模式， 不需要軟件設(shè)置。在最簡(jiǎn)單情況下，只需要三根線（SDO, SCLK, /CS或FS）連接到主處理器上。除了高速ADC以及多方面的控制能力之外，此器件還具有一個(gè)片內(nèi)模擬多路復(fù) 用器。該多路復(fù)用器能夠選擇任何模擬輸入或三個(gè)內(nèi)部自測(cè)試電壓中的一個(gè)。采樣保持功能要么在第四個(gè)SCLK時(shí)鐘沿之后自動(dòng)開(kāi)始（標(biāo)準(zhǔn)采樣），要么由一個(gè) 特殊引腳/CSTART來(lái)控制以便擴(kuò)展采樣周期（擴(kuò)展采樣模式）。為適應(yīng)高性能信 號(hào)處理

4、器的更快的SCLK操作，標(biāo)準(zhǔn)采樣周期可以設(shè)置成 12 SCLK短時(shí)間采樣或 者44 SCLK長(zhǎng)時(shí)間采樣。TLC3548能夠設(shè)置成低功耗工作模式。通過(guò)軟件掉電/ 自動(dòng)掉電模式和可編程設(shè)置的轉(zhuǎn)換速度，進(jìn)一步增強(qiáng)了器件節(jié)省功耗的特性。器 件內(nèi)置轉(zhuǎn)換時(shí)鐘（OSC）,也可選用外部SCLK作為轉(zhuǎn)換時(shí)鐘。TLC3548內(nèi)置 4V電壓基準(zhǔn)。當(dāng)外部使用5V基準(zhǔn)電壓時(shí)，器件可以在規(guī)定的單極性電源 0V-5V 范圍內(nèi)工作。三、引腳圖TLC3548的引腳排列如圖所示。其中SCLKFSSDIEOC/INT 工SDO工DGND 工D仕工CS IZCAOA1A2A31O242233224215206197ia8179161

5、01511141213TLC3548DW ORPW PAC KAGE (TOP VIEW)TI CSTART LJ AVddZO AGND BGAP 工I REFM TI REFP T1 AGND LJ AVqd ZT3 A7 TI A6TI A5A41、 SCLK串行時(shí)鐘輸入（用于由主處理器 SDI數(shù)據(jù)輸入或由SDO數(shù)據(jù)輸出 時(shí)鐘控制）。當(dāng)選擇使用外部轉(zhuǎn)換時(shí)鐘時(shí)，此口也可用作轉(zhuǎn)換時(shí)鐘源。/CS為低時(shí)，SCLK使能；/CS為高時(shí)，SCLK禁止數(shù)據(jù)處理， 但仍然可以作為轉(zhuǎn)換時(shí)鐘源工作。2、FS幀同步信號(hào)輸入（來(lái)自DSP）。FS上升沿表示串口數(shù)據(jù)幀轉(zhuǎn)換發(fā)送 開(kāi)始（數(shù)據(jù)輸入或數(shù)據(jù)輸出）。當(dāng)/CS下降

6、沿時(shí)，F(xiàn)S為低電平，當(dāng)FS為上升沿時(shí)，表示工作循環(huán)的開(kāi)始，重啟內(nèi)部 4位計(jì)數(shù)器，使能SDI，SDO, 和 SCLK。若FS不用時(shí)，可以連接到 DVDD。3、SDI串口數(shù)據(jù)輸入。其中高4位字節(jié)（15： 12）表示4位的命令代碼， 除了寫(xiě)配置命令外，其余位都必須置 0。寫(xiě)配置命令需要額外的12 位數(shù)據(jù)。如果是FS控制操作開(kāi)始，在FS的下降沿之后，SCLK的下降沿時(shí)第15位數(shù)據(jù)被鎖存。如果是/CS控制工作開(kāi)始，在/CS 的下降沿之后，SCLK的下降沿時(shí)第15位數(shù)據(jù)被鎖存。其余的數(shù)據(jù)（如果有的話）將在SCLK的上升沿被移入，在下降沿被鎖存。在 4 位計(jì)數(shù)器計(jì)數(shù)到16 （時(shí)鐘沿）或/CS由低到高的轉(zhuǎn)換后

7、，無(wú)論誰(shuí)先 發(fā)生，經(jīng)SDI輸入的數(shù)據(jù)將被忽略。具體時(shí)間控制請(qǐng)參考規(guī)格書(shū)中 時(shí)間要求部分。當(dāng)使用硬件默認(rèn)模式將 SDI連接到DVDD （參照器 件初始化部分）。4、EOC轉(zhuǎn)換結(jié)束（EOC）或主處理器中斷信號(hào)（/INT）。 轉(zhuǎn)換結(jié)束：只用在轉(zhuǎn)換模式00。在采樣結(jié)束時(shí)，EOC將由高電 平變低電平，并且一直保持低電平，直到轉(zhuǎn)換完成，數(shù)據(jù)準(zhǔn)備好。 中斷：主處理器中斷信號(hào)。/INT的下降沿表示數(shù)據(jù)準(zhǔn)備好輸出。/INT可以在/CS下降沿、FS上升沿或/CSTART下降沿之后 被清除。5、 SDO AD轉(zhuǎn)換結(jié)果三態(tài)串口輸出。所有數(shù)據(jù)位都需要經(jīng) SDO輸出。/CS 為高電平時(shí)，SDO為高阻態(tài)；/CS下降沿時(shí)，S

8、DO輸出數(shù)據(jù)。數(shù)據(jù) 格式為高字節(jié)在前。當(dāng)FS用于控制操作開(kāi)始時(shí)，在FS的下降沿之后，在SCLK的第一 個(gè)下降沿之前，經(jīng)SDO輸出數(shù)據(jù)的高字節(jié)第15位是有效的。當(dāng)/CS用于控制工作開(kāi)始時(shí)，在 CS下降沿之后，在SCLK的第一 個(gè)下降沿之前，經(jīng)SDO輸出數(shù)據(jù)的高字節(jié)第15位是有效的。其余數(shù)據(jù)位在SCLK的上升沿被移出，在SCLK的下降沿之前是有 效的。具體時(shí)間控制請(qǐng)參考規(guī)格書(shū)中時(shí)間要求部分。在選擇/轉(zhuǎn)換操作中，最初的14位數(shù)據(jù)是之前轉(zhuǎn)換結(jié)果的數(shù)據(jù)。 在讀FIFO操作中，數(shù)據(jù)來(lái)自FIFO。有兩種情況，最后兩位數(shù)據(jù) 將被忽略。在寫(xiě)操作中，SDO輸出將被忽略。在操作周期開(kāi)始后的第16個(gè)SCLK下降沿，S

9、DO進(jìn)入高阻態(tài)。在01、10和11轉(zhuǎn)換模式操作時(shí)，SDO處于高阻態(tài)。6、DGND內(nèi)部電路的數(shù)字回路。7、DVDD數(shù)字電源電壓。8 /CS芯片選擇。當(dāng)/CS為高電平時(shí)，SDO是高阻態(tài)，SDI被忽略，SCLK 作為數(shù)據(jù)時(shí)鐘被禁止（但如果設(shè)置的話，作為轉(zhuǎn)換器時(shí)鐘仍然工作）。/CS的下降沿將重啟內(nèi)部的4位計(jì)數(shù)器，使能SDI和SCLK， 并且使SDO脫離高阻態(tài)。當(dāng)/CS下降沿時(shí)，F(xiàn)S是高電平，/CS下降沿表示器件開(kāi)始。/CS作為從選擇（/SS）提供SPI接口。當(dāng)/CS下降沿時(shí)，F(xiàn)S是低電平，F(xiàn)S上降沿表示器件操作循環(huán)開(kāi) 始。/CS作為芯片選擇可以使主處理器訪問(wèn)單個(gè)的轉(zhuǎn)換器。916、A0-A7模擬信號(hào)輸入

10、。模擬信號(hào)輸入連接到內(nèi)部的多路復(fù)用器。這 個(gè)驅(qū)動(dòng)源對(duì)于標(biāo)準(zhǔn)采樣阻抗不大于 1KQ。為達(dá)到更大的源阻 抗，可以通過(guò)使用外部硬件轉(zhuǎn)換開(kāi)始信號(hào)/CSTART （/CSTART 的低時(shí)間控制采樣周期）或者減少 SCLK的頻率以增加采樣周 期來(lái)達(dá)到。17、23、AVDD模擬電源電壓18、22、AGND內(nèi)部模擬地回路。除非另有說(shuō)明，所有的模擬電壓測(cè)量都 是相對(duì)于AGND而言。19、REEP外部正基準(zhǔn)電壓輸入。當(dāng)使用外部基準(zhǔn)被，最大輸入電壓范 圍此端輸入電壓與 REFM端電壓之差決定。一般在 REEP和REFM之間并聯(lián)10uF和0.1uF的電容。20、REFM外部低參考電壓輸入。一般將 REFM連接到AGN

11、D。21、BGAP內(nèi)部帶隙電壓基準(zhǔn)補(bǔ)償輸入。在 BGAP和AGND之間需要安 裝補(bǔ)償電容。對(duì)于外部基準(zhǔn)，需要 0.1uF的補(bǔ)償電容。對(duì)于內(nèi)部基準(zhǔn)，10uF和0.1uF并聯(lián)的補(bǔ)償電容。24、/CSTART外部采樣觸發(fā)信號(hào)。當(dāng)器件工作時(shí)在擴(kuò)展采樣模式（異步 采樣模式），用以控制所選的模擬輸入通道采樣的開(kāi)始。由 高電平到低電平的轉(zhuǎn)換開(kāi)始模擬信號(hào)的采樣。由低電平到 高電平轉(zhuǎn)換是進(jìn)入采樣保持模式，并開(kāi)始轉(zhuǎn)換。短時(shí)間的 /CSTART信號(hào)控制采樣周期。為了采樣正確，/CSTART信號(hào) 必須足夠長(zhǎng)。在由低到高轉(zhuǎn)換之后，為了充分完成轉(zhuǎn)換， /CSTART必須保持足夠長(zhǎng)時(shí)間高電平。/CSTART的使用不受 SC

12、LK、/CS、FS的影響。然而在第11個(gè)SCLK的上升沿之 前，最初的/CSTART是無(wú)效的。當(dāng)此信號(hào)不用時(shí)，將 DBDD 連接至U DVDD。三、TLC3548原理與設(shè)置1、轉(zhuǎn)換器 此轉(zhuǎn)換器是采用電荷重分布數(shù)位/類(lèi)比DAC，逐次逼近原理的模數(shù)轉(zhuǎn)換器，下圖 表示采樣邏輯框圖。在采樣周期，采樣電容連接到Ain端。當(dāng)轉(zhuǎn)換器處理開(kāi)始時(shí)，控制邏輯電路直接連接到電荷重分布數(shù)位 /類(lèi)比DAC上，通過(guò)充放采樣電容 固定數(shù)量的電荷，使比較器達(dá)到平衡狀態(tài)。當(dāng)平衡后，轉(zhuǎn)換完成，ADC輸出代碼完成。ADC CodeTIFMFigure 5. Siimpiified Block Diagram of the Suec

13、QSsiveApproximation System2、模擬輸入電壓范圍和內(nèi)部測(cè)試電壓TLC3548有八路模擬輸入和三個(gè)測(cè)試電壓。模擬多路復(fù)用器根據(jù)命令可以選擇具 體哪一路模擬輸入。輸入多路復(fù)用器采用先斷開(kāi)后連接方式，可以減少通道開(kāi)關(guān) 所造成的輸入噪聲。當(dāng)選擇內(nèi)部基準(zhǔn)時(shí)，TLC3548輸入范圍為0V-4V ;當(dāng)選擇外部5V基準(zhǔn)時(shí)， TLC3548 輸入范圍 0V-5V。3、模擬輸入模式兩種輸入模擬信號(hào)可選擇：?jiǎn)味溯斎牒蛡尾罘州斎耄籉igure 6. Simplified Pseudo differentia I Input CircuftWhan umpling 31 is clMfrd an

14、d 32 icanriHKts to Adn,-). During ca<iversl(Mnt £1 >ls open and&2 connects to REFM.REFM偽差分輸入指的是負(fù)端輸入，Ain(-);它的電壓極限在數(shù)量級(jí)±).2V。輸 入頻率極限Ain(-)與正端輸入Ain(+)樣。這種模式一般用在地噪聲抑制和DC偏壓偏移等要求的電路中。當(dāng)選擇了偽差分輸入模式時(shí)，對(duì) TLC3548有四個(gè)模擬輸入通道對(duì)有效。因 為其中一半是作為負(fù)端輸入的(如圖七所示)。4、基準(zhǔn)電壓器件內(nèi)部?jī)?nèi)嵌了一個(gè)4V的基準(zhǔn)。如果選擇了內(nèi)部基準(zhǔn)，REFP在內(nèi)部被設(shè)置 連 接

15、到4V，而REFM則被設(shè)置連接到0V。通過(guò)編程可以實(shí)現(xiàn)外部基準(zhǔn)連接到基準(zhǔn) 輸入管腳（REEP和REEM）（見(jiàn)表2）。REFM 一般連接到模擬地。REFP可以 是3V-5V。一般要求在 REFP和REFM之間要并聯(lián)10uF和0.1uF電容，在 BGAP和AGND之間安裝補(bǔ)償電容（對(duì)于內(nèi)部基準(zhǔn)要求 10uF與0.1uF電容并 聯(lián)，對(duì)于外部基準(zhǔn)只需 要0.1uF電容）。5、操作描述轉(zhuǎn)換器先采樣所選的模擬輸入信號(hào)，然后轉(zhuǎn)換器把采樣值根據(jù)設(shè)置的輸出格式轉(zhuǎn)換成數(shù)字信號(hào)輸出。轉(zhuǎn)換器有四個(gè)數(shù)字輸入管腳（SDI，SCLK，/CS和FS）和 一個(gè)數(shù)字輸出管腳（SDO）用于與主處理器通信。SDI是串行數(shù)據(jù)輸入引腳，

16、 SDO是串行數(shù)據(jù)輸出管腳，SCLK是連接到主處理器的串行時(shí)鐘。這個(gè)時(shí)鐘用于 串行數(shù)據(jù)轉(zhuǎn)換時(shí)鐘信號(hào)用的。它也能用于轉(zhuǎn)換時(shí)鐘源（見(jiàn)表2）。/CS和FS用來(lái)開(kāi)始操作。/CSTART管腳用于外部硬件采樣和轉(zhuǎn)換的觸發(fā)信號(hào)，/INT/EOC管腳 用于中斷目的的。6、器件初始化器件上電后，EOC/INT開(kāi)始是高電平，輸入數(shù)據(jù)寄存器全部為 0。器件必須初始 化在開(kāi)始轉(zhuǎn)換之前。初始化過(guò)程要根據(jù)工作模式設(shè)置。上電后的第一個(gè)轉(zhuǎn)換結(jié)果 需要忽略。硬件默認(rèn)模式：非可編程模式，默認(rèn)。上電后，如果SDI連接到DVDD，兩個(gè)連續(xù)的活動(dòng)周期內(nèi)，通過(guò)/CS或FS將器件進(jìn)入硬件默認(rèn)模式。其中每個(gè)周期必須持 續(xù)至少16個(gè)SCLKs

17、。在這兩個(gè)周期內(nèi)將初始化轉(zhuǎn)化器，其中 CFR寄存器為800h（外部基準(zhǔn)，單極性直接二進(jìn)制輸出代碼，標(biāo)準(zhǔn)長(zhǎng)周期采樣，內(nèi)部OSC，單端輸入，一次性轉(zhuǎn)換模式，EOC/INT管腳設(shè)置為/INT），不需要軟件設(shè)置。軟件可編程模式：可編程。當(dāng)轉(zhuǎn)換器需要配置時(shí)，上電后，主處理器必須首先寫(xiě) A000H進(jìn)轉(zhuǎn)換器，然后執(zhí)行寫(xiě)CFR操作以配置器件。7、工作循環(huán)的開(kāi)始每一個(gè)工作循環(huán)作根據(jù)主處理器命令都是幾個(gè)步驟組成。工作循環(huán)包括三個(gè)周期，命令周期，采樣周期，轉(zhuǎn)換周期。在命令周期，器件解 碼來(lái)自主處理器的命令。在采樣周期，器件根據(jù)命令采樣所選的模擬信號(hào)。在轉(zhuǎn) 換周期，采樣的模擬信號(hào)被轉(zhuǎn)換成數(shù)字格式。工作循環(huán)由命令周期開(kāi)

18、始，接著是 一個(gè)或幾個(gè)采樣周期，然后是轉(zhuǎn)換周期（根據(jù)設(shè)置），在最后一個(gè)轉(zhuǎn)換周期結(jié) 束。工作循環(huán)在/CS的下降沿或FS的上升沿開(kāi)始工作。/CS開(kāi)啟工作循環(huán)：在/CS的下降沿時(shí)，如果FS是高電平，/CS的下降沿將 開(kāi)啟工作循環(huán)。當(dāng)/CS是高電平時(shí)，SDO處于高阻態(tài)，SDI和SDO的信號(hào)應(yīng)該被 忽略，SCLK不能用于串行數(shù)據(jù)的時(shí)鐘。/CS的下降沿重啟內(nèi)部4位計(jì)數(shù)器，使 能SDO，SDI，SCLK。經(jīng)SDI輸入的數(shù)據(jù) MSB , ID15，在/CS的下降沿之后， 接著在SCLK的第一個(gè)下降沿被鎖存，MSB的輸出數(shù)據(jù)，0D15，在SCLK的 下降沿是有效的。只要/CS連接到從模式選擇管腳（/SS），這種

19、模式可用于SPI 接口。只要/CS連接到從DSP幀同步信號(hào)輸出管腳，也用于常規(guī) DSP接口，此時(shí) FS必須連接到高電平。FS開(kāi)啟工作循環(huán)：在/CS的下降沿時(shí)，如果FS是低電平，F(xiàn)S的上升沿將開(kāi)啟工 作循環(huán)。重啟內(nèi)部4位計(jì)數(shù)器，使能SDI，SDO, SCLK。跟在FS的下降沿之 后，在SCLK的第一個(gè)上升沿，ID15的數(shù)據(jù)將被鎖存。這種模式用于轉(zhuǎn)換器與 主DSP串口連接接口。當(dāng)多個(gè)轉(zhuǎn)換器連接到同一個(gè)DSP串口時(shí)，/CS可用于芯片選擇，這樣主DSP可單獨(dú)訪問(wèn)每一個(gè)轉(zhuǎn)換器。當(dāng)只使用一個(gè)轉(zhuǎn)換器時(shí)，/CS應(yīng)該連接到低電平。開(kāi)啟工作循環(huán)之后，在SCLK的上升沿，保存的SDI數(shù)據(jù)位（要是有的話）將被 移入和

20、保存的SDO （要是有的話）將被移出。在 SCLK的下降沿輸入的數(shù)據(jù)將被 鎖存，輸出的數(shù)據(jù)是有效的在 SCLK的下降沿之前。在4位計(jì)數(shù)器計(jì)數(shù)到16 時(shí)，SDO將進(jìn)入高阻態(tài)。從SDO的輸出數(shù)據(jù)是前一個(gè)轉(zhuǎn)換結(jié)果工作在一次性轉(zhuǎn) 換模式，或者如果FIFO用的話，是FIFO的棧部（參照?qǐng)D21）。8命令周期在FS上升沿（FS觸發(fā)工作周期）或者/CS下降沿（/CS觸發(fā)工作周期），SDI， SDO，SCLK被使能。最初的四個(gè)SCLK周期形成命令周期。在此周期中，輸入 數(shù)據(jù)的高四位MSB，ID15 : 12，將被移入，并且被解碼。這幾位代表一個(gè)來(lái)自 主處理器要求處理的4位的命令（見(jiàn)表1，Comma nd Se）

21、。輸出數(shù)據(jù)的高四位 MSB，OD15: 12，也在此周期經(jīng)過(guò) SDO被移出。輸入數(shù)據(jù)將式C 逬制高字節(jié)砥字廿ODE15: 2ODE1： 0)轉(zhuǎn)恢姑累命令字包括選擇/轉(zhuǎn)換，寫(xiě)CFR,讀FIFO，開(kāi)啟掉電，硬件默認(rèn)模式。其中選擇/ 轉(zhuǎn)換命令包括選擇模擬輸入和選擇測(cè)試命令。所有操作都需要進(jìn)行選擇/轉(zhuǎn)換命令的操作。通過(guò)選擇被轉(zhuǎn)換的模擬信號(hào)，在選擇后再開(kāi)始采樣/轉(zhuǎn)換處理。寫(xiě)CFR命令可以通過(guò)對(duì)CFR寄存器，對(duì)器件進(jìn)行設(shè)置操作。讀 FIFO命令是讀取FIFO 的內(nèi)容。開(kāi)啟掉電命令可以使器件進(jìn)入軟件掉電模式，這樣可以省電。硬件默認(rèn) 模式命令是設(shè)置器件進(jìn)入硬件默認(rèn)模式。在命令周期后，若命令是寫(xiě) CFR，保存的

22、12位的SDI將被寫(xiě)進(jìn)CFR寄存器。否 則，這些位信息將被忽略。在自動(dòng)掉電和軟件掉電模式中，這些設(shè)置將被保留。如果在第一個(gè)8位數(shù)據(jù)進(jìn)入以后，SCLK停止（當(dāng)/CS保持低）了，在SCLK恢 復(fù)后，下一個(gè)8位數(shù)據(jù)可以繼續(xù)進(jìn)入。無(wú)論是 4位計(jì)數(shù)器計(jì)數(shù)到16（SCLK的下 降沿）還是/CS由低到高轉(zhuǎn)換的情況發(fā)生，SDI的數(shù)據(jù)都將忽略。如果命令是選擇/轉(zhuǎn)換或讀FIFO,保存的12位的輸出數(shù)據(jù)經(jīng)SDO將被移出。女口 果不是，SDO的數(shù)據(jù)將被忽略。無(wú)論是4位計(jì)數(shù)器計(jì)數(shù)到16（ SCLK的下降沿） 還是/CS由低到高轉(zhuǎn)換的情況發(fā)生，SDO的數(shù)據(jù)都將忽略。表1命令設(shè)置（CMR）SDI 15-12 忡一追制F天進(jìn)

23、制0000bOh選界擬擬輸人0通迪0001blh選祥楔擬輸入1篦逬OOlOb2h遇杯樓擬輸人2通謹(jǐn)0011b3h込擇蟆擬輸人3通訓(xùn)01 ODblh選郝播擬輸人1述遺0101b5h選抒樓擬輸人5避進(jìn)011 Ob6h坯卄棒擬楡入6矗遒0111bTh握殊欖掘輸入T囂趙1000b8h1001b保粘（測(cè)試）1010bJ； CFR, SDI 的蚪 In 12(7 |£H A CFR, 此筋令匝啟FIFO1011b汕込卅河 UC 電丿（ REFP+RTF1）/21100bCh選擇測(cè)試電壓二眶“uoibOh選牌酬UG樂(lè)岸=KIFP1110bEhii FIFO, FIFO內(nèi)容通丑 SDO輔 UQQ15

24、：2=內(nèi)卷.OD(1：01=*1111bFh鏡料歡認(rèn)震J CFRJA BOOhCFR心I l'I'!011権淮珠擇：0內(nèi)腫（W）Q10轉(zhuǎn)検艙果輸岀代詢(xún)幡盍迤#h單幽性fl接.班制）1-.遇制2s補(bǔ)科D9采樣周期邊掃對(duì)T標(biāo)準(zhǔn)累樣+對(duì)TW廉采樣不妞作用0 t： .'J 明 HX）USCLKs1 W 岡期冗樣 1 X » 12 SCLKs09轉(zhuǎn)換時(shí)辟譚選幵*0-轉(zhuǎn)換時(shí)艸=內(nèi)ffi OSC» 1-HM時(shí)悻=就龐/4D7鎬入權(quán)式逸幵。甲端輸入橈式】一偽壯分輸人槍成-blPin No偽箱人松尢g10A0M+ Pair A1112A2A3+ Pair B1311A

25、J&5+ Pair C1516A&£+ Pair DD6：5訕播模式選抒00- 次性模成01-纏繪（ft成10-相權(quán)式11 電業(yè)打”成Dl:3偽丈分嵋VfQAOQt 0】亠27 4一57；011 0 2 16' 02- i-610i 0-0-2-2- 1- i-6-6 lit 0-2-0-2- 0-2- D-200：罷011 A-B VTJABCT)10: AA-B-B<-C"D-D11： ABA B-H BD2EOC/INT許腳功flft逸幵：ZIHT1-t? W/ll ft EOC( H 對(duì) F 模式 00D1：01FIFO池圾図此述樣Hl

26、描呼舛謀叫 q J 贋杵規(guī)成豐也作用001満（/INT *t'| 附 FIFO的謀哎:垃満后】Olt 3/1 < /INT嚴(yán)生中HRtr FIFO的図哎5填甥石）10： 1/2 < /IKT產(chǎn)生中斷旌FIFO的那仗3垃滿(mǎn)訂）11! 1/1 "IHT產(chǎn)生屮斷杠FIFO的潔度1塩満祈）采樣周期采樣周期在命令周期的后面。選擇的信號(hào)在此周期被采樣。此器件有三個(gè)不同的 采樣模式：標(biāo)準(zhǔn)短周期采樣模式，標(biāo)準(zhǔn)長(zhǎng)周期采樣模式，擴(kuò)展模式。標(biāo)準(zhǔn)短周期采樣模式：采樣時(shí)間由 SCLK控制，總共需要12個(gè)SCLK周期。當(dāng) 采樣周期完成后，轉(zhuǎn)換器自動(dòng)開(kāi)始進(jìn)入轉(zhuǎn)換周期。當(dāng)配置（除了讀FIFO和寫(xiě)

27、CFR命令外）完畢后，如果是/CS觸發(fā)操作，跟在/CS的下降沿之后，采樣就在 第四個(gè)SCLK的下降沿自動(dòng)開(kāi)始；如果是 FS開(kāi)始操作，在FS的上升沿之后，采 樣就在第四個(gè)SCLK的下降沿自動(dòng)開(kāi)始了。標(biāo)準(zhǔn)長(zhǎng)周期采樣模式：這種采樣模式與常規(guī)短周期采樣模式一樣，除了采樣時(shí)間延長(zhǎng)44個(gè)SCLKK。擴(kuò)展采樣模式：外部觸發(fā)信號(hào)，/CSTART，觸發(fā)采樣和轉(zhuǎn)換。SCLK不用做采 樣。如果選擇內(nèi)部時(shí)鐘，此時(shí) SCLK對(duì)于轉(zhuǎn)換是不必要。/CSTART的下降沿開(kāi)啟 所選的模擬輸入的采樣。采樣持續(xù)進(jìn)行直到/CSTART為低電平。/CSTART的上 升沿結(jié)束采樣并且開(kāi)始轉(zhuǎn)換（大約有 15ns的內(nèi)部時(shí)間延遲）。/CSTA

28、RT的發(fā)生 不受SCLK時(shí)鐘，/CS和FS的影響。然而，第一個(gè)/CSTART不能發(fā)生在第11個(gè) SCLK的上升沿之前。也就是說(shuō)，第一個(gè)/CSTART的下降沿能發(fā)生第11個(gè)SCLK 的上升沿之時(shí)或之后，而不是之前。在/CSTART的下降沿，器件進(jìn)入外部采樣模 式并且在/CSTART進(jìn)入高電平，接著有兩個(gè)連續(xù)的下降沿/CS或者/FS兩個(gè)連續(xù) 的上升沿（例如一個(gè)讀信息操作跟著一個(gè)寫(xiě) CFR操作）時(shí)結(jié)束此模式。第一個(gè) /CS信號(hào)或者FS信號(hào)不能造成轉(zhuǎn)換。外部擴(kuò)展模式適用于在一個(gè)快速的SCLK不適合采樣時(shí)，或者當(dāng)一個(gè)擴(kuò)展采樣周期需要用來(lái)調(diào)節(jié)不同的輸入信號(hào)源阻抗。轉(zhuǎn)換周期轉(zhuǎn)換周期是工作循環(huán)的第三部分。在短

29、周期采樣模式的第 16個(gè)SCLK的下降沿 或者在長(zhǎng)周期采樣模式的地48個(gè)SCLK時(shí)或者在擴(kuò)展采樣模式中/CSTART的上 升沿（內(nèi)部有15ns的延時(shí)），轉(zhuǎn)換周期開(kāi)始進(jìn)行。轉(zhuǎn)換周期需要花費(fèi)18個(gè)轉(zhuǎn)換時(shí)鐘加上15n&這個(gè)轉(zhuǎn)換時(shí)鐘源可以是內(nèi)部晶振 OSC，或者外部時(shí)鐘SCLK。若內(nèi)部時(shí)鐘使用的話，轉(zhuǎn)換時(shí)鐘等效于內(nèi)部OSC;若外部時(shí)鐘被使用的話，轉(zhuǎn)換時(shí)鐘等效于 SCLK/4。為了避免過(guò)早的終止轉(zhuǎn)換， 連續(xù)的觸發(fā)之間必須允許有足夠長(zhǎng)的時(shí)間。在轉(zhuǎn)換周期開(kāi)始時(shí)，/EOC為低電平； 在轉(zhuǎn)換周期結(jié)束，并且變?yōu)楦唠娖?，在這個(gè)周期的結(jié)束，/INT為低電平。轉(zhuǎn)換模式 總共有四種轉(zhuǎn)換模式（模式00, 01, 1

30、0, 11）。根據(jù)轉(zhuǎn)換如何采樣和主處理器接 口如何使用，每種轉(zhuǎn)換模式有輕微的差別。禁止在重復(fù)模式和掃描模式中觸發(fā)其 他不同類(lèi)型的轉(zhuǎn)換模式。一次性轉(zhuǎn)換模式（Mode 00）：對(duì)于選擇的通道，每一次操作循環(huán)執(zhí)行一次采樣 和轉(zhuǎn)換。FIFO是沒(méi)有使用。如果選擇/EOC時(shí)，當(dāng)轉(zhuǎn)換周期開(kāi)始進(jìn)行時(shí)，/EOC就 會(huì)產(chǎn)生。否則，在轉(zhuǎn)換完成后，/INT會(huì)產(chǎn)生。在下一次選擇/轉(zhuǎn)換操作中，轉(zhuǎn)換 的結(jié)果會(huì)通過(guò)SDO管腳輸出。重復(fù)模式（Mode 01）:對(duì)于通過(guò)4位命令選擇的通道，每一個(gè)操作循環(huán)執(zhí)行雙倍 采樣和轉(zhuǎn)換。結(jié)果保存在FIFO寄存器中。采樣的次數(shù)可以通過(guò) CFR寄存器編程 設(shè)置，而且等于FIFO棧頂。一旦FIFO

31、滿(mǎn)棧，將會(huì)產(chǎn)生中斷/INT，同時(shí)操作結(jié)束。如果FIFO沒(méi)有被讀取，里面的數(shù)據(jù)將在下次操作中被替換。當(dāng)寫(xiě)CFR命令設(shè)置轉(zhuǎn)換模式為01時(shí)，此模式操作開(kāi)始；然后通過(guò)選擇/轉(zhuǎn)換命令，進(jìn)行采樣和 轉(zhuǎn)換固定通道的信號(hào)（觸發(fā)通過(guò)/CS，F(xiàn)S或/CSTART），直到到達(dá)FIFO的滿(mǎn) 棧。如果/CS或FS觸發(fā)采樣，在SDI的數(shù)據(jù)是必須是選擇任一通道的命令。在轉(zhuǎn) 換狀態(tài)時(shí)，對(duì)于設(shè)置轉(zhuǎn)換器，這個(gè)數(shù)據(jù)是假代碼。在操作的開(kāi)始以后，它不能改 變已經(jīng)存在的選擇的通道設(shè)置，直到 FIFO寄存器滿(mǎn)了。在所有操作結(jié)束后，主 處理器可以讀FIFO，然后重新選擇通道，并且開(kāi)啟下一個(gè)重復(fù)操作模式；或者 立刻重選通道，開(kāi)始下一次重復(fù)操作

32、（通過(guò) /CS，F(xiàn)S或/CSTAR），或者重新配置 轉(zhuǎn)換器，然后根據(jù)新的設(shè)置，開(kāi)始一個(gè)新的操作。如果/CSTRA觸發(fā)采樣，當(dāng)FIFO滿(mǎn)后，主處理器可以立刻開(kāi)始下一個(gè)重復(fù)操作模式（在當(dāng)前通道）。另外， 如果FS觸發(fā)操作，/CSTART觸發(fā)采樣和轉(zhuǎn)換，在整個(gè)轉(zhuǎn)換期間/CS不能觸發(fā)。 這種模式允許主處理器設(shè)置轉(zhuǎn)換器，繼續(xù)監(jiān)控固定的輸入，得到需要的采樣數(shù) 據(jù)。掃描模式（Mode 10）:在每一個(gè)操作期間，根據(jù)編程的序列，列在掃描序列（通過(guò)CFR寄存器的D4:3設(shè)置）的所有的通道被采樣和轉(zhuǎn)換每一次。結(jié)果保存 在FIFO。當(dāng)FIFO滿(mǎn)棧時(shí)，中斷/INT就會(huì)產(chǎn)生，操作就會(huì)結(jié)束。在所列的所有通 道被訪問(wèn)之前，

33、如果FIFO已經(jīng)滿(mǎn)棧，余下的通道將被忽略。允許主處理器改變 掃描序列的長(zhǎng)度。當(dāng)寫(xiě)CFR命令設(shè)置掃描序列，掃描模式開(kāi)始。然后開(kāi)啟（根據(jù) 串口要求選擇/CS、FS或/CSTART）觸發(fā)，進(jìn)行采樣和轉(zhuǎn)換掃描序列所列的通 道，直到FIFO滿(mǎn)棧。如果是/CS或FS觸發(fā)采樣的開(kāi)始，在轉(zhuǎn)換期間，對(duì)于設(shè)置 轉(zhuǎn)換器，SDI的數(shù)據(jù)必須是選擇任一通道的命令。然而，這個(gè)命令是假的代碼。 它不會(huì)改變已經(jīng)存在的轉(zhuǎn)換序列。在 FIFO滿(mǎn)棧后，轉(zhuǎn)換器會(huì)等待讀FIFO命令。 在讀FIFO或?qū)慍FR命令執(zhí)行之前，轉(zhuǎn)換器不進(jìn)行任何操作。主處理器必須完整 的將FIFO的值讀出或者執(zhí)行寫(xiě)CFR操作。如果是/CSTART觸發(fā)采樣的開(kāi)始，

34、在 讀FIFO或?qū)慍FR命令之后，主處理器必須通過(guò)/CS或者FS發(fā)送一個(gè)額外的選擇 /轉(zhuǎn)換命令（可選擇任意通道）。這個(gè)額外的周期被命名為輔助周期，用來(lái)設(shè)置轉(zhuǎn) 換器進(jìn)入轉(zhuǎn)換狀態(tài)，但不會(huì)對(duì)已經(jīng)存在的轉(zhuǎn)換序列產(chǎn)生影響。另外，如果FS開(kāi)啟操作觸發(fā)，并且/CSTART觸發(fā)采樣和轉(zhuǎn)換，/CS在轉(zhuǎn)換周期中不能觸發(fā)。 重復(fù)掃描模式（Mode 11）:除了在FIFO滿(mǎn)棧之后，在下一個(gè)操作循環(huán)開(kāi)始之 前，不必再讀FIFO,這種模式工作方式與 Mode 10一樣。下一次掃描可以立刻 重復(fù)進(jìn)行，但FIFO的內(nèi)容會(huì)被新的結(jié)果替代。主處理器可以完整讀FIFO的內(nèi)容，然后通過(guò)執(zhí)行采樣/轉(zhuǎn)換觸發(fā)（/CS、FS或/CSTART

35、 ）或者改變器件設(shè)置通過(guò) 寫(xiě)CFR命令，開(kāi)始下次掃描或重復(fù)掃描立刻（對(duì)于存在的掃描序列）。當(dāng)多個(gè)開(kāi)關(guān)從一個(gè)通道到另一個(gè)通道，寄存器會(huì)影響已經(jīng)存儲(chǔ)的DAC電荷分配重新分配。在每一次轉(zhuǎn)換之后，如果改變通道，通道對(duì)通道隔離效果將會(huì)減弱。 例如，在模式10和模式11之間，對(duì)于掃描序列0-1-2-3-4,隔離效果大約是70dB。這種存儲(chǔ)結(jié)果的影響可以通過(guò)增加采樣時(shí)間和使用采樣序列 0-0-2-2-4-4-6- 6并且對(duì)于每個(gè)通道忽略第一次采樣結(jié)果的方式來(lái)減弱。圖8顯示典型的隔離與吞吐量速率比較，當(dāng)CH0使用正弦信號(hào)（35kHz,3.5Vp-p）和CH1使用dc時(shí)，在 兩個(gè)通道間輪流轉(zhuǎn)換，同時(shí)測(cè)量 CH1

36、正弦波形的衰減率。CHANNEL-TO-CHANNEL ISOLATIONVSTHROUGHPUT100050100150200Throughput- KSPSFigure 890D8o7轉(zhuǎn)換時(shí)鐘和轉(zhuǎn)換速率：轉(zhuǎn)換時(shí)鐘源可以使用內(nèi)部時(shí)鐘 OSC,或外部時(shí)鐘SCLK。當(dāng)外部時(shí)鐘使用時(shí)，轉(zhuǎn) 換時(shí)鐘等于SCLK/4。完成一次轉(zhuǎn)換需要花費(fèi)18個(gè)轉(zhuǎn)換周期加15ns。如果選擇外 部時(shí)鐘，轉(zhuǎn)換時(shí)鐘（不包括采樣時(shí)間）是 18X（4/Fslk） +15ns。表4顯示當(dāng)模擬 輸入源阻抗是1kQ,最大轉(zhuǎn)換速率（包括采樣時(shí)間）。Tabta 4. Naxlmuni CcnrerE-nri RaiaDEVICE9AMiR.

37、ll MCOECOIffVEII&CM CLUMAX 5O.KHMtinCCKWRSIOH TIME rtkRATE 恨辭呂）SlWt(ia SCLK)WjMTTttl SCLKM1 0&ai5113L4L»giSCL K)EMun JSCLIRJ4254.815207 7Shod 116 曲 L 險(xiǎn)irrleiTL* 6 & MKf耆i謝去百iq 旳鹹 SCLKjhn|Etnal 0 .百 MHefS4 WFIFO操作:FIFO Threshold PointerFigure 21* FIFO Structure轉(zhuǎn)換器有8級(jí)FIFO，可以編程有不同的棧底。當(dāng)?shù)竭_(dá)棧底時(shí)，器件會(huì)產(chǎn)生 一個(gè)中斷給主處理器。在模式 01, 10,和11中，F(xiàn)IFO用來(lái)存儲(chǔ)一個(gè)固定通道或 者根據(jù)編程設(shè)置的掃描序列通道的轉(zhuǎn)換結(jié)果。例如，一個(gè)應(yīng)用需要從通