EP1C6Q240C8封裝和部分引腳的功能分析

1、EP1C6Q240C8封裝和部分引腳的功能分析髏題爲(wèi)滕EELHB一一 ->-K- *£.-?% PIJ-. £!3Z>- - rcxAIWs- 一！4?:" £> s>H3i.lrlr_ (HKII-.- l:rEBI>- - 盟=二>«- MEstlls. *£>亙 =二>_= 二囂生！T-s *L4.j - "z>- - _M起lf=_ = !>-.-_ r_A暨>*.- 一I-ll L-T*-nTI-4,-.±匸署3>«_3 =

2、*_- 畫3fll亙 - m>'3 -E helll&-m £=_.;丹亶匕氣-. -二F一znFU 囂-!= 一2*=一 f=A4± -z =*曼2二亶蘭一=- l*E2> -.:f7_ LfA* Erf -=Tart"1； jyi. : Lvm,i.v =e jy 紜 P V> -5-ST- "=. :一，K>HK-LnriE斗.LHlTlB>V*ilQ； r±_iL!k . 1；嚀 : .Li _ri,圖 U21AVCCt-sjrax*vccICKEPlCfQ：+：CS102 RM10K10K

3、ZKICKU：2DATA> DCLKflCS ASDIGNDEPCS ISIS：IDCLK ?：-：3_Z-：2?T nCONHG hSTATUSDATA：DATA： 2 DCLKjiCSA$D47圖 U21BTDITDOk TCXTVSZEL：CSEL.1ftCErCEOTDI 155BO UJLTCK U圖 U21C7LK：23CLKO.LVlMaXlp> CLKi.LrSCLKlflU：IDCUCiLVDSCLOp p CLKJ.LWSCLKJit ±1 祐 CLK2圖 U21D第一部分：封裝圖U21A、U21B、U21C、U21D表示的是同一塊芯片EP1C6Q24

4、0C8，有240個引腳，采用的是PQFP封裝（即Plastic Quad Flat Package,塑料方塊平面封裝），PQFP封裝的芯片的 四周均有引腳，而且引腳之間距離很小，管腳也很細(xì)，一般大規(guī)模或超大規(guī)模集成電路采用這種圭寸裝形式。用這種形式封裝的芯片必須采用SMT（Surface Mount Technology，表面組裝技術(shù)）將芯片邊上的引腳與主板焊接起來。對于SMT技術(shù)，個人理解，即表面組裝技術(shù)，一般用來焊接一些引腳在幾百以上的芯 片，比如說BGA , PGA 一般都采用這種技術(shù)；例如筆記本主板上的in tel北橋芯片，一般都采用球形封裝，又如比較古老的In tel 965底部球形

5、引腳大約有 600多個，現(xiàn)在筆記本流行用的 P43、P45、P55、X58，從P43 代引 腳多達幾千個甚至更多，這樣做的好處是節(jié)約面積，壞處是測試的時候比較麻煩，像BGA這種封裝的芯片一般焊上去之后， 頂部要引出幾個接點， 以防止在使用過程中壞掉， 方便用 萬用表或者示波器來測試各個通路便于修理。對于這幾種類型的芯片，除了 PQFP少數(shù)罕見的高手能手工焊接之外，一般都采用 貼片機來進行專門的焊接工作。這里簡單介紹一下這兩種封裝：PQFP/PFP 封裝具有以下特點1適用于SMD表面安裝技術(shù)在 PCB電路板上安裝布線。2適合高頻使用。2操作方便，可靠性高。3芯片面積與封裝面積之間的比值較小。4.

6、Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。這里的SMD表示的是貼片組裝器件；BGA球柵陣列封裝隨著集成電路技術(shù)的發(fā)展，對集成電路的封裝要求更加嚴(yán)格。這是因為封裝技術(shù) 關(guān)系到產(chǎn)品的功能性，當(dāng)IC的頻率超過100MHz時，傳統(tǒng)封裝方式可能會產(chǎn)生所謂的“CrossTalk（串?dāng)_）”現(xiàn)象，而且當(dāng)IC的管腳數(shù)大于208 Pin時，傳統(tǒng)的封裝方式有其困難度。因此， 除使用QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片（如圖形芯片與芯片組等）皆轉(zhuǎn)而使用BGA（Ball Grid Array Package）封裝技術(shù)。BGA 一出現(xiàn)便成為 CPU、主板上南/北橋芯片等高 密度、高

7、性能、多引腳封裝的最佳選擇。第二部分：電路圖關(guān)于原理圖：當(dāng)我們把原理圖元件庫做好以后，在原理圖中，對于已有的原理圖，我們可以選擇make library選項即可生成要引用的原理圖元件庫，我們可以使用自動編號來對每隔模塊進行編 號，也可以手動的進行編號，然后在工具選項卡中找到footprints manager可以用來檢查各個器件的封裝，若發(fā)現(xiàn)器件沒有封裝，可以在 library中找一個與該器件引腳數(shù)目一樣的同 類型的芯片封裝來對該器件進行封裝操作；封裝完成之后進行 DRC檢測，然后更新到PCB，由于目前只做原理圖分析，這里就不做詳細(xì)介紹了。在原理圖中，細(xì)心的人會發(fā)現(xiàn)，不能單獨的看只看U21A這

8、塊“芯片”，其實這只是芯片的一部分，為了便于觀察，我們把電源、時鐘頻率、JTAG下載口和AS下載口單獨出來作為4大部分；U21A是該芯片的主體部分:即EP1C6Q240C8主體部分，該部分引腳有點多（稍后介紹）、U21B模塊表示的是JTAG和AS下載電路:1、AS簡介：AS（ Active Serial ）是FPGA重要的配置方式，由 FPGA器件引導(dǎo)配置操作過程，它控 制著外部存儲器和初始化過程，EPCS系列如EPCS1,EPCS4配置器件專供 AS模式，目前只支持Cyclone系列。使用Altera串行配置器件來完成。Cyclone器件處于主動地位，配置期間處于從屬地位。 配置數(shù)據(jù)通過 D

9、ATA0引腳送入 FPGA。配置數(shù)據(jù)被同步在 DCLK輸入 上，1個時鐘周期傳送1位數(shù)據(jù)。其他配置方式還有 JTAG、PS等。2、JTAG模式JTAG主要用于芯片內(nèi)部測試。TMS、TCK、TDI、TDO ,分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 在EP1C6Q240C8芯片上，我們可以找到對應(yīng)的是 148、147、155、 149這四個引腳，JTAG是串行接口，使用打印口的簡單JTAG電纜，禾U用的是打印口的輸出帶鎖存的特點，使用軟件通過I/O產(chǎn)生JTAG時序。由JTAG標(biāo)準(zhǔn)決定，通過JTAG 寫/讀一個字節(jié)要一系列的操作，根據(jù)我的分析，使用簡單JTAG電纜，利用打印口，通過JTAG輸出

10、一個字節(jié)到目標(biāo)板，平均需要43個打印口 I/O，在我機器上（P4 1.7G）,每秒大約可進行 660K次I/O操作，所以下載速度大約在 660K/43,約等于15K Byte/S. 對于其他機器，I/O速度大致相同，一般在600K 800K.JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進行預(yù)編程后再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG接口可對PSD芯片內(nèi)部的所有部件進行編程。在嵌入式系統(tǒng)設(shè)計中，一些高檔的微處理器都帶有JTAG接口，方便多目標(biāo)系統(tǒng)進行測試，同時還可以實現(xiàn)flash編程。（即norflash容量較小，相當(dāng)于內(nèi)

11、存，nandflash相當(dāng)于計算機上的硬盤，容量較大）三、U21C模塊表示的是該芯片的電源和接地如果沒記錯的話，一般芯片都采用的是TTL電平，這種電平能提供幾種不同的電壓來滿足不同的需要。這個在數(shù)電里面應(yīng)用比較廣泛。圖中有14個引腳是接的+1.5V ,另外12個引腳接的是+3.3V，我們可以把電源的供電 部分用一個電容接到地， 這樣的好處是能過濾掉電源內(nèi)部產(chǎn)生的一些高頻串?dāng)_信號，接地部分有的是模擬地，有的是數(shù)字地，這樣單獨起來的好處是防止信號干擾，中間用一個電感來連接，這樣能阻礙高頻信號直接耦合；四、U21D表示的是時鐘信號輸入+3.3VT 4U18匚PR1VCCOUTGNDGNDCLK25（

12、A1）iz圖中我們發(fā)現(xiàn)，對于四個時鐘輸入引腳我們只用了CLK2 個引腳，這樣的好處是以后我們還能夠擴展焊接一些不同頻率的信號留作備用；時鐘信號是時序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)何時更新。時鐘信號是指有固定周期并與運行無關(guān)的信號量，時鐘頻率(clock frequency,CF )是時鐘周期的倒數(shù)。時鐘邊沿觸發(fā)信號意味著所有的狀態(tài)變化都發(fā)生在時鐘邊沿到來時刻。在邊沿觸發(fā)機制中，只有上升沿或下降沿才是有效信號，才能控制邏輯單元狀態(tài)量的 改變。至于到底是上升沿還是下降沿作為有效觸發(fā)信號，則取決于邏輯設(shè)計的技術(shù)。在FPGA中還有電平觸發(fā)方式，這里就不作介紹，僅做了解。三、關(guān)于EP1C6Q24

13、0C8的內(nèi)部功能部件:第二部分我從原理圖的角度來分析了這塊芯片，下面我們就從整體上來觀察整個芯片 的一、EP1C6核心板為基于 Altera，Cyclone器件的嵌入式系統(tǒng)開發(fā)提供了一個很好的硬件平臺，它為開發(fā)人員提供以下資源：1 主芯片采用 Altera Cyclone 器件 EP1C6Q240C82 EPCS1I8配置芯片3 4個用戶自定義按鍵4 4個用戶自定義LED5 1個七段碼LED6 標(biāo)準(zhǔn)AS編程接口和JTAG調(diào)試接口7 50MHz高精度時鐘源8 三個高密度擴展接口9 系統(tǒng)上電復(fù)位電路10支持+5V直接輸入，板上電源管理模塊系統(tǒng)主芯片采用 240引腳、貼片封裝的 E1C6FPGA，它

14、擁有6030個LE，26個M4K片上RAM （共計239616bits），2個高性能 PLL以及多達185個用戶自定義10。同時，系統(tǒng)還可以根據(jù)用戶不同的設(shè)計需求來更換其它不同系列的核心板，如：EP1C12、EP2C20、EP3C25等。所以，不管從性能上而言，還是從系統(tǒng)靈活性上而言，無論您是初學(xué)者，還是資深硬件工程師，它都會成為您的好幫手。EP1C6核心板系統(tǒng)功能框架圖:度時鐘A高玻電源斗用戶自罡義按鍵擴展按口EPCE電配置接口 VCyclme» 4用戶目定如ED管理 _FPGA開發(fā)平臺提供了豐富的資源供學(xué)生或開發(fā)人員學(xué)習(xí)使用，資源包括接口通信、控制、存儲、數(shù)據(jù)轉(zhuǎn)換以及人機交互顯示

15、等幾大模塊，接口通信模塊包括 SPI接口、IIC接口、VGA接口、RS232接口、USB接口、PS2鍵盤/鼠標(biāo)接口、1 - Wire接口等；存儲模塊包括 EEPROM存儲器模塊等；數(shù)據(jù)轉(zhuǎn)換模塊包括串行 ADC、 DAC以及音頻CODE等；人機交互顯示模塊包括 8 個按鍵、16個LED發(fā)光二極管顯示、1602字符型點陣LCD、8位動態(tài)7段碼管、 實時時鐘、SD卡等。上述的這些資源模塊既可以滿足初學(xué)者入門的要求，也可以滿足開發(fā)人員進行二次開發(fā)的要求。EDA/SOPC實驗開發(fā)平臺提供的資源有：1、標(biāo)準(zhǔn)配置核心板為 EP1C6核心板（核心芯片為 EP1C6Q240C8 ）?？筛鼡QEP2C20F484C8等其它核心板。2、1602字符型液晶點陣。3、RTC，提供系統(tǒng)實時時鐘。4、1 個 256 色 VGA 接口。5、1個標(biāo)準(zhǔn)串行接口。6、 1個USB設(shè)備接口，利用 PDIUSBD12芯片實現(xiàn)USB協(xié)議轉(zhuǎn)換。7、基于SPI或IIC接口的音頻 CODEC模塊。8、1個蜂鳴器輸出模塊。9、2個PS2鍵盤/鼠標(biāo)接口。10、串行ADC和串行 DAC模塊。11、IIC接口的EEPROM存儲器模塊。12、基于1-Wire接口的數(shù)字溫度傳感器。13、8位動態(tài)七段碼管 LED顯示。14、16個用戶自定義LED顯示，8個用戶自定義按鍵輸出。15、一個SD卡接口模塊。16、擴展接口