數(shù)電試卷和答案

1、電子線路分析與實(shí)踐2期末復(fù)習(xí)輔導(dǎo)2010年10月練習(xí)題一、填空題1.(11011)2 =（_）102.8421BCD碼的1000相當(dāng)于十進(jìn)制的數(shù)值。3格雷碼特點(diǎn)是任意兩個(gè)相鄰的代碼中有_位二進(jìn)制數(shù)位不同。4邏輯函數(shù)的反演規(guī)則指出，對(duì)于任意一個(gè)函數(shù)F，如果將式中所有的_互換，_互換，_互換，就得到F的反函數(shù)F。5二極管的單向?qū)щ娦允峭饧诱螂妷簳r(shí) ，外加反向電壓時(shí) 。6晶體三極管作開(kāi)關(guān)應(yīng)用時(shí)一般工作在輸出特性曲線的 飽和 區(qū)和 截止 區(qū)。7TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和 狀態(tài)。8. 集 電極開(kāi)路門的英文縮寫為 OC 門，工作時(shí)必須外加 和 。9一個(gè)2線4線譯碼器，其輸入端的數(shù)目與

2、輸出端數(shù)目相比較，后者較。10 輸出n位代碼的二進(jìn)制編碼器，一般有 _個(gè)輸入信號(hào)端。11全加器是指能實(shí)現(xiàn)兩個(gè)加數(shù)和_三數(shù)相加的算術(shù)運(yùn)算邏輯電路。12時(shí)序邏輯電路的輸出不僅與 當(dāng)前輸入狀態(tài) 有關(guān)，而且與 輸出的原始狀態(tài) 有關(guān)。13與非門構(gòu)成的基本RS 鎖存器的特征方程是 S+ ，約束條件是 。14時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為 和 。15JK觸發(fā)器當(dāng)J=K=_時(shí)，觸發(fā)器Qn+1=Qn。16用555定時(shí)器構(gòu)成的多諧振蕩器，若充放電回路中有電阻、電容，則該多諧振蕩器形成的脈沖周期T_07(R1+2R2)C _。17A/D轉(zhuǎn)換需要經(jīng)過(guò) 采樣 、 保持 、 量化 和 編碼 四個(gè)步

3、驟。18根據(jù)D/A轉(zhuǎn)換器分辨率計(jì)算方法，4位D/A轉(zhuǎn)換器的分辨率為 6.7% 。 19DAC的轉(zhuǎn)換精度包括 分辨率 和 轉(zhuǎn)換誤差 。20為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率fs和輸入模擬信號(hào)的最高頻率fimax的關(guān)系是 。21在A/D轉(zhuǎn)換時(shí)，將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上離散的模擬量的過(guò)程稱采樣。 22在A/D轉(zhuǎn)換中，用二進(jìn)制碼表示指定離散電平的過(guò)程稱為 量化 。23CPLD的含義是 。二、選擇題1. 十進(jìn)制數(shù)85轉(zhuǎn)換為二進(jìn)制數(shù)為（ ）A1001011 B1010011 C1100101 D1010101 2. 二進(jìn)制數(shù)11011轉(zhuǎn)換為十進(jìn)制數(shù)為（ ）A32 B27 C

4、64 D128 4. 8421BCD碼110011001表示十進(jìn)制為（ ）A33.2 B51.0125 C63.2 D51.25在下列一組數(shù)中，與相等的數(shù)是（ ） A B（65）8 C 6下列數(shù)碼均代表十進(jìn)制數(shù)6，其中按余3碼編碼的是( )A0110； B 1100； C10017 “異或”邏輯與以下哪種邏輯是非的關(guān)系( )A“與”邏輯 B“或”邏輯 C “同或”邏輯8 與兩函數(shù)的關(guān)系為( )A 相同 B對(duì)偶 C反函數(shù)9. n個(gè)變量，有多少個(gè)最小項(xiàng)( )A2n B2n Cn *10. 利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實(shí)現(xiàn)開(kāi)關(guān)電路的斷開(kāi)和接通（ C ）A放大狀態(tài) B擊穿狀態(tài) C飽和狀態(tài) D 導(dǎo)通狀

5、態(tài) *11. TTL門電路是采用以下什么設(shè)計(jì)的門電路（A ）A雙極型三極管 B單極型MOS管 C二極管 D三態(tài)門 14.邏輯電路的分析任務(wù)是（ ）A給定功能，通過(guò)一定的步驟設(shè)計(jì)出電路 B研究電路的可靠性C研究電路如何提高速度 D給定電路，通過(guò)一定的步驟說(shuō)明電路的功能 15.組合邏輯電路不含有（ ）A記憶能力的器件 B門電路和觸發(fā)器 C門電路 D運(yùn)算器16. 常用的一種3-8線譯碼器是（ ）A74148 B74138 C7448 D74151 17.74138是（ ）A時(shí)序邏輯器件 B組合邏輯器件 C定時(shí)器件 D整形器件 18.共陽(yáng)型七段數(shù)碼管各段點(diǎn)亮需要( ) A高電平 B接電源 C低電平 D

6、接公共端19. 由門電路組成的全加器是 ( )A時(shí)序邏輯器件 B組合邏輯器件 C脈沖邏輯器件 D以上答案都不正確 *20. TTL門電路的工作電源一般是（ B ）A25 v B+5V C3V18V 22.輸入100Hz脈沖信號(hào)，要獲得10HZ的輸出脈沖信號(hào)需要用多少進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)（ ）A100進(jìn)制 B10進(jìn)制 C 50進(jìn)制 D5進(jìn)制23.時(shí)序邏輯電路設(shè)計(jì)的任務(wù)是（ ）A給定功能，通過(guò)一定的步驟設(shè)計(jì)出時(shí)序電路 B研究電路的可靠性C研究電路如何提高速度 D給定電路，通過(guò)一定的步驟說(shuō)明電路的功能 24.計(jì)數(shù)器是（ ）A時(shí)序邏輯器件 B組合邏輯器件 C定時(shí)器件 D整形器件*25.以下何種電路具有記憶能

7、力（ C ）A門電路 B組合邏輯電路 C時(shí)序邏輯電路 D多諧振蕩電路26.時(shí)序邏輯電路一般可以分兩類，即（ ）A組合邏輯電路和時(shí)序邏輯電路 B門電路和觸發(fā)器C同步型和異步型 D模擬電路和數(shù)字電路28時(shí)序邏輯電路通常由門電路和（ ）組成。A 存儲(chǔ)電路 B寄存器 C譯碼器 29.利用定時(shí)器555可以設(shè)計(jì)實(shí)現(xiàn)（ ） A全加器 B多諧振蕩器 C寄存器 D譯碼器三、判斷題*1.8421BCD碼是二十進(jìn)制碼。（ ）2.與邏輯是至少一個(gè)條件具備事件就發(fā)生的邏輯 。( F )3.L等于A和B的異或，其表達(dá)式是L=A+B。( F )4.“同或”邏輯功能是兩個(gè)輸入變量A、B相同時(shí)，輸出為1；A、B不同時(shí)，輸出為0

8、。( )*6.三態(tài)與非門的三個(gè)輸出狀態(tài)分別是高電平、低電平和接地狀態(tài)。（ ）7.OC門實(shí)現(xiàn)“線與”時(shí)必須要加上拉電阻。（ ）8.74LS是TTL低功耗肖特基系列產(chǎn)品。（ ）9.實(shí)現(xiàn)兩個(gè)一位二進(jìn)制相加產(chǎn)生和數(shù)及進(jìn)位數(shù)的電路稱為全加器。（ F ） 10.實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和低位進(jìn)位數(shù)相加產(chǎn)生和數(shù)及進(jìn)位數(shù)的電路稱為半加器。( F ) 11.譯碼器的輸入端是特定的輸入信號(hào)，輸出端是二進(jìn)制代碼。（ F ）13.基本RS觸發(fā)器具有“不定”問(wèn)題。( )14.JK觸發(fā)器有保持功能，但無(wú)翻轉(zhuǎn)功能。（ F ）15.邏輯器件74161是集成寄存器。（ F ）16.計(jì)數(shù)器不能作為分頻器。（ F ）*17.對(duì)于TTL

9、門電路來(lái)說(shuō)，如果輸入端懸空即代表輸入低電平。（F ）18.ADC是將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的轉(zhuǎn)換電路。（F ）*19.集成D/A轉(zhuǎn)換器中，集成度是描述其性能參數(shù)的重要指標(biāo)之一。（F ）20.D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（ ）*21.雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（ ）22.某CD音樂(lè)的頻率范圍是0.0220.0KHz，A/D轉(zhuǎn)換進(jìn)行采樣時(shí)，則采樣頻率可選擇50.7KHz。（ ）四、分析、設(shè)計(jì)、化簡(jiǎn)題（一）將下列邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或表達(dá)式。（1） （2）（二）SSI邏輯電路的分析1.分析組合邏輯電路圖，寫出F的邏輯函數(shù)表達(dá)式。 1=1&ENA

10、 B C F 當(dāng)C=1時(shí) 當(dāng)C=0時(shí) F=高阻狀態(tài)2分析下圖，試寫出F的表達(dá)式，并說(shuō)明邏輯電路的功能。1&11&A BF1 F1F2 F1F3 F1（三）譯碼器的應(yīng)用1試用74LS138和門電路實(shí)現(xiàn)邏輯函數(shù)F = AB + AC + BC譯碼器的示意圖和功能表達(dá)式如下：選通時(shí)，S11，S2S30；輸出低電平有效。 A2 A1 A074LS138A2 A1 A074LS1382下圖為3線8線譯碼器74LS138的方框圖。圖中三個(gè)允許端S1=1、=0時(shí)，譯碼器才能正常譯碼；輸入端的輸入代碼順序?yàn)锳2 A1 A0 ；輸出端輸出低電平有效。試用此二進(jìn)制譯碼器和與非門實(shí)現(xiàn)函數(shù)，要求畫出連線圖。 （四）觸

11、發(fā)器的應(yīng)用1觸發(fā)器電路如下圖所示，試根據(jù)圖中CP、A的波形，對(duì)應(yīng)畫出輸出端Q的波形，并寫出Q的狀態(tài)方程。設(shè)觸發(fā)器的初始狀態(tài)均為0。1JC11K“1”ACPQCPA 2觸發(fā)器電路如下圖所示，試根據(jù)圖中CP、D的波形，對(duì)應(yīng)畫出輸出端Q的波形，并寫出Q的狀態(tài)方程。設(shè)觸發(fā)器的初始狀態(tài)均為0。DCP1DC1CPD （五）計(jì)數(shù)器的應(yīng)用1已知74LS161是同步四位二進(jìn)制加法計(jì)數(shù)器，計(jì)數(shù)器功能見(jiàn)下表，試用置數(shù)法構(gòu)成七進(jìn)制加法計(jì)數(shù)器，要求寫出的表達(dá)式；畫出連線圖。 74LS161的功能表CPCTT CT P工作狀態(tài)0 清零10 預(yù)置數(shù)110 1保持（包括 C狀態(tài)）11 0保持（C=0）111 1計(jì)數(shù)Q 0Q1

12、 Q2 Q3RDLDCP74LS161 OCCTT CT P D0 D1 D2 D32已知74LS161是同步四位二進(jìn)制加法計(jì)數(shù)器，其功能表如表所示。試分析圖電路為幾進(jìn)制計(jì)數(shù)器，要求（1）寫出的表達(dá)式；（2）指出進(jìn)制數(shù)；（3）畫出狀態(tài)轉(zhuǎn)換圖。 74LS161的功能表CPCTT CT P工作狀態(tài)0 清零10 預(yù)置數(shù)110 1保持（包括 C狀態(tài)）11 0保持（C=0）111 1計(jì)數(shù)&Q 0Q1 Q2 Q3CRLDCP74LS161 OC CTT CT P D0 D1 D2 D311*（六）DA轉(zhuǎn)換器的應(yīng)用十位的D/ A電路如下圖所示，當(dāng)R f 2R，VREF = 5V，若電路的輸入數(shù)字量D9 D8

13、 D7 D6D5D4D3D2D1D0時(shí)=0000110001，試求：輸出電壓為多少？練習(xí)題參考答案一、填空題127 28 3循環(huán) 一 4與或運(yùn)算 0、1 原變量、反變量；5導(dǎo)通 截止； 6飽和 截止； 7高阻 8OC 上拉電阻 電源 9多102n； 11(低位)進(jìn)位信號(hào)； 12. 當(dāng)前輸入狀態(tài) 輸出的原始狀態(tài)13S+ RS=0 14. 同步時(shí)序電路 異步時(shí)序電路 151；1607(R1+2R2)C 17采樣 保持 量化 編碼 18 6.7% 19分辨率、轉(zhuǎn)換誤差 20fs2fimax 21采樣 22量化 23復(fù)雜可編程邏輯器件 24波形編輯器 25.gdf26被高層次電路設(shè)計(jì)調(diào)用 27實(shí)體 2

14、8STD庫(kù) 29entity 30Architecture31實(shí)體名32（同或）33同或二、選擇題1D ； 2B ； 4A；5 C ；6C； 7C； 8C； 9A； 10C ；11A ； 12B ；13B ；14D ；15 A ；16 B；17 B；18 C；19 B；20 B；21B ；22B； 23A； 24A；25C； 26.C； 27C； 28.A； 29.B；三、判斷題1. 2. 3. 4. 5. 6. 7. 8.9. 10. 11. 12. 13. 14. 15. 16.17. 18.19.20.21.22.23.24.25.四、分析、設(shè)計(jì)、化簡(jiǎn)題（一）將下列邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或表達(dá)式。（1） ， （2） ， （二）SSI邏輯電路的分析1當(dāng)C=1時(shí) 當(dāng)C=0時(shí) F=高阻狀態(tài)2F1 = F2 = F3 = 真值表 輸 入 輸 出 A B F1 F2 F3 0 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 0 1此電路為一位數(shù)值比較器。（三）MSI組合邏輯電路的應(yīng)用1F=AB+AC+BC= ABC+ABC+ABC+ABC = m3