憶阻器與SPICE模型非線性摻雜漂移

1、憶阻器與SPICE模型非線性摻雜漂移摘要：2008年，憶阻器原型的數(shù)學模型在惠普實驗室中被制造出來，同時也被描述記錄在文件中。結(jié)果表明，迄今公布的邊界條件的建模的方法不需要符合實際電路元件的行為需求。被描述的憶阻器的SPICE模型因此被構(gòu)建成一個開放的模式，使非線性邊界條件的其他修改能夠進行。它的功能在計算機模擬仿真中將被闡述說明。關鍵詞：憶阻器，漂移，窗口功能， SPICE 。1、簡介 2008年5月1日，Williams博士領導的惠普實驗室的研究小組發(fā)表了一份關于憶阻器的制作的報告1，也就是所謂的第四個基礎的被動（無源）元件（前三個是電阻，電容，電感）。蔡教授于1971年在他的著名的論文2

2、中已經(jīng)預測了它的存在。這種電路元件的未來似乎是不可限量的?；萜諏嶒炇艺谶M行深入的研究，主要側(cè)重于在超高密度的記憶細胞的憶阻器的革命性的應用（RRAM，電阻式隨機存取存儲器），當這個元件作為一個交叉開關3。同樣的，在模擬的情況下，憶阻器作為突觸運用在神經(jīng)計算構(gòu)架中也是有希望的，因為這種技術似乎足夠緊密去模擬在人類大腦中的這個過程4。自從公布發(fā)表了具有突破意義的論文1的10個月以來,很多篇分析被動電路元件的憶阻器的基本屬性的論文在惠普實驗室產(chǎn)生了5、6。采取這種分析的輸入數(shù)據(jù)，即關于憶阻器的物理模型信息，尤其是來自于原始的論文1中的信息和數(shù)據(jù)。由于憶阻器的真實的樣品大多數(shù)研究人員是無法得到的，有

3、一個憶阻器的電腦模型就變得十分有效，它可以作為一個工具去加快行為的分析以及通過模擬實驗發(fā)展這個有趣的電路元件的應用。隨著憶阻器被認定為第四個、最新發(fā)現(xiàn)的被動電路元件，它補充到了眾所周知的R、C、L這3個元件中（電阻，電容，電感），同時，擴大SPICE系列模擬程序的模型庫，把憶阻器的模型增加進去的建議是十分合乎邏輯的。這篇論文的目的是對工作中的憶阻器的SPICE模型進行一個描述，它是在惠普實驗室產(chǎn)生出來的。該論文的結(jié)構(gòu)如下：緊跟著介紹部分的是第二部分，這一部分總結(jié)了關于憶阻器的物理模型和數(shù)學模型的信息，已發(fā)表在論文1 和5 中。第3部分則是介紹了憶阻器的SPICE模型，它是從第2部分中的數(shù)學模型

4、開始的。第4部分致力于SPICE仿真的演示，它是基于提出的模型進行模擬演示的。一些開放的問題和一些沒有解決的邊界效應建模的問題的討論則在第5 部分展示給大家。2、 來自惠普實驗室的憶阻器的模型 憶阻器的物理模型，如圖（1）所示，它是由一個兩層的二氧化鈦薄膜（薄膜的大小D大約在10納米左右）組成，被夾雜在鉑金觸點之間，其中的一個層是摻雜了氧空位，因此，它就被視作為一種半導體。第二層是未摻雜的區(qū)域，它具有絕緣的性能。由于它是由復合材料加工而成的，對摻雜區(qū)域的寬度w的調(diào)制取決于通過憶阻器的電量。隨著給定方向的電流流過，這兩個區(qū)域之間的邊界也朝著同一個方向移動?？偟膽涀杵鞯碾娮鑂MEM是摻雜和未摻雜區(qū)

5、域的電阻的總和，如下面的（1）、（2）兩個式子：同時，也是摻雜區(qū)域的寬度，它參考了二氧化鈦層的總長度D 以及ROFF和RON當W = 0和W = D時，憶阻器的電阻是有限的值。兩個電阻的比值通常在100 - 1000之間。憶阻器的電壓和電流之間的歐姆定律的關系是適用的：摻雜和未摻雜區(qū)域之間的邊界的運動速度取決于摻雜區(qū)域的電阻，通過的電流以及其他一些狀態(tài)方程1中得出的因素：就是所謂的摻雜物的流動性。正如在1中被提到的那樣，在納米器件中，小電壓可以產(chǎn)生巨大的電場，其次在離子運輸中可以產(chǎn)生顯著的非線性。這些非線性證明了特別是在薄膜邊緣，當摻雜和未摻雜區(qū)域之間的邊界的速度逐漸減小到零的時候。這種現(xiàn)象被

6、稱為非線性摻雜漂移，它可以被在式子（4）的右邊的所謂的窗口函數(shù)f（x）進行模擬。一個具體的對應來自惠普實驗室的憶阻器的窗口功能在這個時刻是不可用。論文5提出了以下列形式的窗口函數(shù)：其中p是一個正整數(shù)。當接近任一邊界的時候，函數(shù)（5）的形式確保了x坐標速度為0。此外，當P增加的時候，線性和非線性漂移模型之間的差異將會消失。3、SPICE模型憶阻器的狀態(tài)方程（4）和端口方程（3）可以通過圖3中面向塊的圖解進行模擬，憶阻器的記憶效果通過反饋控制的積分電路（積分器）進行模擬。至于邊界條件的限制，它存儲了通過電流的效應，并且通過修改邊界的位置，控制了憶阻器的電阻。非線性漂移和邊界條件的影響通過非線性窗口

7、函數(shù)f（）被反饋進行模擬 。SPICE模型的結(jié)構(gòu)如圖4，憶阻器的電壓和電流之間的關系是基于修改后的方程（1）進行模擬的。在圖4中，方程（6）反應了ROFF電阻和E型電壓源的串聯(lián)，這個電壓源的終端電壓根據(jù)公式“-XR ”被控制。摻雜層的正常寬度x通過電容Cx的電壓被模擬，它可以在狀態(tài)方程（4）的右邊作為一個積分器。摻雜層X0正常寬度的初始狀態(tài)被模擬成電容的初始電壓，是由憶阻器的初始阻值RINIT而決定的，根據(jù)公式（6 ）衍生而來：該模型是用來實現(xiàn)一個有一定參數(shù)的SPICE的分支電路的，這些參數(shù)可以把下面的值傳遞到子電路中，這些值包括初始的RINIT電阻， Roff和Ron電阻，薄膜的寬度D ，摻

8、雜流動性和窗口函數(shù)的指數(shù)p。下面提到的SPICE的子電路的清單包括了傳統(tǒng)的窗口函數(shù)，這個窗口函數(shù)是根據(jù)Joglekar模型5提出來的，這個清單對任何描述非線性漂移的修改都是公開的，其中包括了由實驗獲得的數(shù)據(jù)的重要性。SPICE模型也可以補充用于定義憶阻器的積分值的直接計算，即電壓（通量）和電流（電荷）的時間積分。這些量是屬于SPICE分析的結(jié)果，可作為內(nèi)部控制源Eflux和Echarge的電壓。4，SPICE分析的展示來自于第3部分的SPICE模型被用作實驗的模擬被描述在1中的。適當?shù)慕Y(jié)果顯示在圖5的a、b和c中，在每一種情況下，憶阻器都被一個電壓源驅(qū)動。從圖5中的a和b兩幅圖的電壓VX的波形

9、來看，憶阻器工作在這樣的一個模式下，就是摻雜和未摻雜層之間的邊界不會到達有顯性的非線性效應的邊緣。更詳細的模擬證明了來自于1中的這個事實，就是當增加外加電壓的頻率時，在IV曲線中典型的回路逐步被抑制。圖5（C）演示了一個較低ROFF /RON比率的模擬結(jié)果，協(xié)同外加的電壓足夠高的幅度情況下，引起了硬件開關的情況1。如圖5（C）所示，摻雜區(qū)域的正常寬度X0和X1在接近與0和1的限制值的低和高層之間進行著切換。圖5（C）中相對應的IV特性圖的典型模式與論文1也是一致的。圖5中的表格和流量曲線，即憶阻器的電流和電壓的時域積分之間的關系，這個關系同時也確認了這個眾所周知的事實，那就是不管I-V的滯后的

10、影響，在他們之間始終存在一個一對一的對應關系。仿真結(jié)果圖5很好的印證了論文1中公布的曲線圖形。然而，這不能表明余下的結(jié)果也是對的，在論文1的圖3（a，b）中，它顯示了在線性漂移的條件下，憶阻器行為有和沒有動態(tài)負微分電阻的模擬情況。在下面章節(jié)的分析中，指出了通過窗口函數(shù)，這個因素是可以包括在目前的建立邊界條件模型的方法中的。5、 建立邊界模型效應的懸而未決的問題憶阻器的成熟的SPICE模型的測試在惠普實驗室中的硬開關條件下被制作出來，它指出了兩個問題，和所謂的邊界效應有一定的聯(lián)系，同時也涉及到的定義窗口函數(shù)f（5）的方式。第一個問題是，在設置憶阻器到終端狀態(tài)RON或ROFF的時候，沒有外部刺激可

11、以改變這種狀態(tài)到另一個值。換句話說，這樣的憶阻器將注定永遠持有其現(xiàn)有狀態(tài)。這一結(jié)論的直接導致了狀態(tài)方程（4）以及窗口函數(shù)的零值在任意一個邊界狀態(tài)。根據(jù)現(xiàn)有的信息，來自惠普實驗室的憶阻器“記住”了兩個層之間的邊界的X坐標，而不是通過它的電荷量。這個坐標在憶阻器的活動區(qū)域內(nèi)僅僅只對電荷是成正比的。然而，窗函數(shù)（5）的第二個問題存在于建模過程中，憶阻器作為一個組件，它完整的記下了所有通過它的電荷。這個結(jié)論也同樣可以從狀態(tài)方程（4）中得到，如下：窗口函數(shù)（5）如果只有一個變量x的函數(shù)，那么電荷是必要將憶阻器的狀態(tài)從X0傳送到 X1 ，當從X1返回到X0狀態(tài)的時候相同大小但是正負相反的電荷是必須的。當憶

12、阻器在一個時間間隔之內(nèi)通過一個恒定電流進行工作時，例如：把一分鐘作為時間間隔，一分鐘之后，有必要恢復在此之前憶阻器運作的狀態(tài)，不管憶阻器在電流流過的時候是不是總是保持著最終的狀態(tài)，這種延遲可以被由電流驅(qū)動的憶阻器的SPICE仿真完全確認。不太幸運的是，這樣的一個憶阻器的操作規(guī)則是不會在目前的文獻被參考的。從上面的結(jié)果來看，窗口函數(shù)可以被認為是憶阻器精確的存儲電荷量的一個措施：記憶效應在邊界丟失。當電流方向逆轉(zhuǎn)的時候，無論過去是怎么樣的，邊界都會開始向相反的方向移動，這就是是丟失，即沿著另一條曲線。上述建模的行為和對一個真正的電路元件的操作的需求之間的矛盾可以通過設計一個可以修改的窗函數(shù)進行解決

13、，這個窗函數(shù)模擬出了一個事實，那就是到達薄膜界限和離開薄膜界限的邊界速度是不同的。下面的函數(shù)（10）以及圖 6中的曲線符合了上述的要求：其中p是一個正整數(shù)，i是憶阻器的電流，如果它增加了摻雜層的寬度，電流被認為是正向的，或X （趨近于）1 。函數(shù)（10）是在任何一個邊界的時候都是零。增加P的值可以產(chǎn)生一個在x = 0和X = 1 的時候很陡峭一直到0 的平坦的窗口函數(shù)。我們迄今為止的結(jié)果表明，所有從1中得出的結(jié)論都可以通過上述辦法來證明，但是，被在圖5（C）中的對稱的磁滯回線環(huán)的非線性離子漂移控制的硬件開關效果除外 。另一方面，這種情況真正的被模仿是通過根據(jù)Joglekar的一般利用率在上述分析的問題的窗口函數(shù)。它已經(jīng)證明了，憶阻器的模型的后續(xù)發(fā)展應包括在一個窗口函數(shù)的適當修改，而不是只依賴于狀態(tài)變量x，然而，要讓這個發(fā)展加快速度，還期望盡快的增加有關非線性離子漂移的詳細信息。6、 結(jié)論憶阻器的SPICE模型，它的建立是在狀態(tài)方程和方程建模的邊界效應的基礎上的，它提供了與迄今公布的實驗的一部分協(xié)議的結(jié)果。應該注意的是，在一些具體制度的運作和實際電路元件的預期行為模式的行為之間的差異可能是由于建模非線性摻雜漂移電流的方法。這就