第七講存儲(chǔ)層次結(jié)構(gòu)zhu cun ji de

1、主存技術(shù)的發(fā)展· 慕課計(jì)算機(jī)組成制作人：林本節(jié)主題SDRAM的典型規(guī)格注：SDRAM，又稱SDR SDRAMDDR SDRAM，又稱DDR1 SDRAM示例：DDR3-1600 等效時(shí)鐘頻率1600MHz 傳輸帶寬12.8GB/s 1600MHz×64bit÷8類型典型規(guī)格（等效頻率）時(shí)間SDRAMPC66 / 100 / 1331993年DDR SDRAMDDR-266 / 333 / 4002000年DDR2 SDRAMDDR2-533 / 667 / 8002003年DDR3 SDRAMDDR3-1066 / 1333 / 1600 / 2006年DDR4

2、SDRAMDDR4-2133/2013年SDRAM內(nèi)存的帶寬12.8DDR3-1600DDR3-10668.56.4DDR2-800DDR2-533 數(shù)據(jù)位寬：64-bit 帶寬：GB/s4.23.2DDR-400DDR-2662.11.060.53PC133(SDR)PC66(SDR)處理器與器的性能30年來，處理器與器性能差距日益加大? 處理器性能增長(zhǎng)超過10000倍器（DRAM）性能增長(zhǎng)不到10倍*Computer Architecture A Quantitative Approach, 4th Edition影響SDRAM性能的關(guān)鍵因素Column DecoderData In/Ou

3、tBuffersSense AmplifiersBit Lines的充放電時(shí)間MemoryArrayDRAM內(nèi)存模組DRAM（DRAM Chip）（Memory Module）（DRAM Chip）Row DecoderWord Lines電容DDR與SDR SDRAM的對(duì)比內(nèi)存模組位寬64-bitDRAM位寬8-bitDDR SDRAMSDR SDRAMbitlinebitlineMemoryMemoryArrayArraywordlinewordline16-bit8-bitDDR的基本概念DDR：Double Data RateDDR傳輸DDDDDDDDSDR傳輸DataDataData

4、DataDDR SDRAM的基本原理I/O頻率100MHz數(shù)據(jù)傳輸率200Mbps頻率100MHzData In/Out BuffersDDR-200Memory ArrayI/O頻率100MHz數(shù)據(jù)傳輸率100Mbps頻率100MHzSDRAM PC100Data In/Out BuffersMemoryArraySDRAM系列的頻率和帶寬注：帶寬按照位寬64-bit的內(nèi)存模組計(jì)算標(biāo)準(zhǔn)模組標(biāo)準(zhǔn)頻率I/O頻率等效頻率帶寬GB/sPC66(SDR)PC-6666MHz66MHz66MHz0.53PC100(SDR)PC-100100MHz100MHz100MHz0.80PC133(SDR)PC-

5、133133MHz133MHz133MHz1.06DDR-200PC-2100100MHz100MHz200MHz1.6DDR-266PC-2100133MHz133MHz266MHz2.1DDR-333PC-2700166MHz166MHz333MHz2.7DDR-400PC-3200200MHz200MHz400MHz3.2SDR與DDR的性能對(duì)比（1）PC133頻率133MHz 等效頻率133MHz帶寬1.06GB/s約15nsCL約15nstRCD每周期1個(gè)數(shù)據(jù)，約30ns總計(jì)約60nsDDR200頻率100MHz 等效頻率200MHz帶寬1.6GB/s約20nsCL每周期2個(gè)數(shù)據(jù)，約

6、20ns總計(jì)約60ns約20ns列地址C1tRCD行地址R1數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)列地址C1行地址R1數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)SDR與DDR的性能對(duì)比（2）PC133頻率133MHz 等效頻率133MHz帶寬1.06GB/s約15nsCL約15nstRCD每周期1個(gè)數(shù)據(jù)，約30ns總計(jì)約60nsDDR266頻率133MHz 等效頻率266MHz帶寬2.1GB/s約15nsCL每周期2個(gè)數(shù)據(jù)，約15ns總計(jì)約50ns約20ns列地址C1tRCD行地址R1數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)列地址C1行地址R1數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)SDRAM系列的時(shí)序參數(shù)標(biāo)準(zhǔn)tRCDmin(ns)tRCDmax(ns)CLmin(cycle)CLmax

7、(cycle)PC66(SDR)30302 (30ns)3PC100(SDR)20302 (20ns)3PC133(SDR)15232 (15ns)3DDR-20020/2 (20ns)2.5DDR-26620/2 (15ns)2.5DDR-33318/2 (12ns)2.5DDR-40015/2 (10ns)3DDR2 SDRAM的基本原理I/O頻率200MHz數(shù)據(jù)傳輸率400Mbps頻率100MHzData In/Out BuffersDDR2-400Memory ArrayI/O頻率100MHz數(shù)據(jù)傳輸率200Mbps頻率100MHzData In/Out BuffersDDR-200M

8、emory ArraySDRAM系列的頻率和帶寬（DDR1DDR2）標(biāo)準(zhǔn)模組標(biāo)準(zhǔn)頻率I/O頻率等效頻率帶寬GB/sDDR-200PC-2100100MHz100MHz200MHz1.6DDR-266PC-2100133MHz133MHz266MHz2.1DDR-333PC-2700166MHz166MHz333MHz2.7DDR-400PC-3200200MHz200MHz400MHz3.2DDR2-400PC2-3200100MHz200MHz400MHz3.2DDR2-533PC2-4200133MHz266MHz533MHz4.2DDR2-667PC2-5300166MHz333MHz6

9、67MHz5.3DDR2-800PC2-6400200MHz400MHz800MHz6.4注：帶寬按照位寬64-bit的內(nèi)存模組計(jì)算SDRAM系列的時(shí)序參數(shù)（DDR2DDR3）標(biāo)準(zhǔn)tRCDmin(ns)tRCDmax(ns)CLmin(cycle)CLmax(cycle)DDR2-40015203 (15ns)4DDR2-53311.25153 (11ns)4DDR2-66712154 (12ns)5DDR2-80010154 (10ns)6DDR3-80012.5155 (13ns)6DDR3-106611.25156 (11ns)8DDR3-133310.5157 (10ns)10DDR3-16001013.758 (10ns)11SDRAM時(shí)序參數(shù)tRCDtRCD min (ns)353025DDR3-1600202008年1510PC1331999年延遲降低約30%50SDR-66DDR-200DDR2-400DDR3-800SDRAM時(shí)序參數(shù)CLCL min (ns)353025DDR3-1600202008年1510PC1331999年延遲降低約30%50SDR-66DDR-200DDR2-400DD