時序邏輯電路

1、第六章時序邏輯電路時序邏輯電路簡稱時序電路，與組合邏輯電路并駕齊驅(qū)，是數(shù)字電路兩大重要分支 之一。本章首先介紹時序邏輯電路的根本概念、特點及時序邏輯電路的一般分析方法。 然后重點討論典型時序邏輯部件計數(shù)器和存放器的工作原理、邏輯功能、集成芯片及其 使用方法及典型應用。最后簡要介紹同步時序邏輯電路的設計方法。6.1 時序邏輯電路的根本概念時序邏輯電路的結(jié)構(gòu)及特點時序邏輯電路電路任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還與 電路的原狀態(tài)有關(guān)。時序電路中必須含有具有記憶能力的存儲器件。存儲器件的種類很多，如觸發(fā)器、 延遲線、磁性器件等，但最常用的是觸發(fā)器。由觸發(fā)器作存儲器件的時序電路的根本結(jié)

2、構(gòu)框圖如圖所示，一般來說，它由組和電路和觸發(fā)器兩局部組成。CP?o? 6.1.1± D ? ? ? ?)?二.時序邏輯電路的分類按照電路狀態(tài)轉(zhuǎn)換情況不同，時序電路分為同步時序電路和異步時序電路兩大類。按照電路中輸出變量是否和輸入變量直接相關(guān)，時序電路又分為米里 Mealy型電路和莫爾Moore型電路。米里型電路的外部輸出Z既與觸發(fā)器的狀態(tài) Qn有關(guān)，又與外部輸入X有關(guān)。而莫爾型電路的外部輸出Z僅與觸發(fā)器的狀態(tài) Qn有關(guān)，而與外部輸入X無關(guān)。6.2時序邏輯電路的一般分析方法一.分析時序邏輯電路的一般步驟1 根據(jù)給定的時序電路圖寫出以下各邏輯方程式：(1 )各觸發(fā)器的時鐘方程。(2 )時

3、序電路的輸出方程。(3 )各觸發(fā)器的驅(qū)動方程。2 將驅(qū)動方程代入相應觸發(fā)器的特性方程，求得各觸發(fā)器的次態(tài)方程， 也就是時序邏輯電路的狀態(tài)方程。3 根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。4根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。下面舉例說明時序邏輯電路的具體分析方法。同步時序邏輯電路的分析舉例例:試分析圖622所示的時序邏輯電路QiQoZXCP圖6.2.2 例的邏輯電路圖解：由于圖為同步時序邏輯電路，圖中的兩個觸發(fā)器都接至同一個時鐘脈沖源CP,所以各觸發(fā)器的時鐘方程可以不寫。_(1) 寫出輸出方程：Z =(X 二 Q?) Q01()(2 )寫出驅(qū)動方

4、程：Jo =X QK o 1()J1 二 X 二 Q； _ 心=1()(3)寫出JK觸發(fā)器的特性方程 Qn + =JQn+KQn，然后將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：n十Qo 二 JoQ； KoQO =(X 二 Q；)Q_£(6.1.7a)Q1n 1 二J1Q/=(X 二 Q01) Qn()(4 )作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖由于輸入控制信號 X可取1，也可取0，所以分兩種情況列狀態(tài)轉(zhuǎn)換表和畫狀態(tài)圖。 當X=0時。將X=0代入輸出方程()和觸發(fā)器的次態(tài)方程(),那么輸出方程簡化為:Z =q1q0 ;觸發(fā)器的次態(tài)方程簡化為：Qon+=Q；Q0 , Qn*=Q0Qin

5、。設電路的現(xiàn)態(tài)為 QnQ0 =00 ,依次代入上述觸發(fā)器的次態(tài)方程和輸出方程中進行計 算，得到電路的狀態(tài)轉(zhuǎn)換表如表所示。根據(jù)表所示的狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖所示。QiQo00化0宀0/16.2.3 X=0 ± 彳乂 ? ? 當X=1時。現(xiàn)態(tài)次態(tài)輸出QnQ01Q1n+ C嚴Z000100110010001表6.2.1X=0時的狀態(tài)表n n=Q0Q1計算可得電路的狀態(tài)轉(zhuǎn)換表如表所示，狀態(tài)圖如圖所示。6.2.4 X=1± 彳乂 ? ?現(xiàn)態(tài)次態(tài)輸出Q1nQ01Q1n+ CY001011001001000表6.2.2X=1時的狀態(tài)表輸出方程簡化為：z =qTq0 ； 觸發(fā)器的次態(tài)

6、方程簡化為：Q0n 1二qQIX 將圖和圖合并起來，就是電路完整的狀態(tài)圖，如圖所示。(5)畫時序波形圖。如圖所示。Q 0 Q1 -U? 6.2.5 y 6.2.1 總？ ？ 乂 ? ?圖6.2.6 例電路的時序波形圖6邏輯功能分析該電路一共有 3個狀態(tài)00、01、10。當X=0時，按照加1規(guī)律從00t01 1000 循環(huán)變化，并每當轉(zhuǎn)換為 10狀態(tài)最大數(shù)時，輸出 Z=1。當X=1時，按照減1規(guī)律從 10t01t00t 10循環(huán)變化，并每當轉(zhuǎn)換為 00狀態(tài)最小數(shù)時，輸出 Z=1。所以該電路 是一個可控的3進制計數(shù)器，當 X=0時，作加法計數(shù)，Z是進位信號；當 X=1時，作減 法計數(shù)，Z是借位信號

7、。三異步時序邏輯電路的分析舉例由于在異步時序邏輯電路中，沒有統(tǒng)一的時鐘脈沖，因此，分析時必須寫出時鐘方 程。CPZ例6.2.2 :試分析圖627所示的時序邏輯電路Q1Q0圖6.2.7 例的邏輯電路圖解：1寫出各邏輯方程式。時鐘方程：CPo=CP 時鐘脈沖源的上升沿觸發(fā)。CP1=Qo 當FFo的Q0由0t 1時，Q1才可能改變狀態(tài)，否那么Q1將保持原狀態(tài)不變。 輸出方程：Z rQ/Q：6.1.8 各觸發(fā)器的驅(qū)動方程：_D° =Q0D16.1.9 2將各驅(qū)動方程代入 D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：Q0 二 D。二蟲CP 由 0t 1 時此式有效Q1n+=D1 =QQ0 由 0

8、t 1 時此式有效3作狀態(tài)轉(zhuǎn)換表、狀態(tài)圖、時序圖表6.2.3 例電路的狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)次態(tài)輸出時鐘脈沖Q1nQonQ1n+ Q廣ZCP1CPo00111T11100010010T010000根據(jù)狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖628所示，時序圖如圖 629所示。Qo圖6.2.9 例電路的時序圖5邏輯功能分析由狀態(tài)圖可知：該電路一共有4個狀態(tài)00、01、10、11,在時鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個4進制減法計數(shù)器，Z是借位信號6.3 計數(shù)器計數(shù)器一一用以統(tǒng)計輸入脈沖cp個數(shù)的電路。計數(shù)器的分類：按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。非二進制計數(shù)器中最典型的是 十進制計數(shù)器。按

9、數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。一二進制計數(shù)器1二進制異步計數(shù)器1二進制異步加法計數(shù)器。圖所示為由4個下降沿觸發(fā)的JK觸發(fā)器組成的4位異步二進制加法計數(shù)器 的邏輯圖。圖中JK觸發(fā)器都接成 T'觸發(fā)器即J=K=1。最低位觸發(fā)器 FF。的時鐘脈 沖輸入端接計數(shù)脈沖 CP,其他觸發(fā)器的時鐘脈沖輸入端接相鄰低位觸發(fā)器的Q端。Q3Q2QtQ0圖由JK觸發(fā)器組成的4位異步二進制加法計數(shù)器的邏輯圖由于該電路的連線簡單且規(guī)律性強，無須用前面介紹的分析步驟進行分析，只需作 簡單的觀察與分析就可畫出時序波形圖或狀態(tài)圖

10、，這種分析方法稱為“觀察法。用“觀察法作出該電路的時序波形圖如圖632所示，狀態(tài)圖如圖 633所示。由狀態(tài)圖可見，從初態(tài) 0000 由清零脈沖所置開始，每輸入一個計數(shù)脈沖，計數(shù)器的 狀態(tài)按二進制加法規(guī)律加 1,所以是二進制加法計數(shù)器 4 位。又因為該計數(shù)器有 0000, 1111共16個狀態(tài)，所以也稱 16進制1位加法計數(shù)器或模 16 M=16加法計數(shù)器。cpII圖6.3.3 圖所示電路的狀態(tài)圖另外，從時序圖可以看出，Qo、Qi、Q2、Q3的周期分別是計數(shù)脈沖CP周期的2倍、 4倍、8倍、16倍，也就是說，Q。、Qi、Q2、Q3分別對CP波形進行了二分頻、四分頻、 八分頻、十六分頻，因而計數(shù)器

11、也可作為分頻器。異步二進制計數(shù)器結(jié)構(gòu)簡單，改變級聯(lián)觸發(fā)器的個數(shù)，可以很方便地改變二進制計 數(shù)器的位數(shù)，n個觸發(fā)器構(gòu)成n位二進制計數(shù)器或模 2n計數(shù)器，或2n分頻器。2 二進制異步減法計數(shù)器將圖所示電路中FF1、FF2、FF3的時鐘脈沖輸入端改接到相鄰低位觸發(fā)器的Q端就可構(gòu)成二進制異步減法計數(shù)器，其工作原理請讀者自行分析。圖所示是用4個上升沿觸發(fā)的 D觸發(fā)器組成的4位異步二進制減法計數(shù)器的 邏輯圖。Q2 Q1 Q0CR清零脈沖CP計數(shù)脈沖圖 D觸發(fā)器組成的4位異步二進制減法計數(shù)器的邏輯圖從圖和圖可見，用JK觸發(fā)器和D觸發(fā)器都可以很方便地組成二進制 異步計數(shù)器。方法是先將觸發(fā)器都接成T'觸

12、發(fā)器，然后根據(jù)加、減計數(shù)方式及觸發(fā)器為上升沿還是下降沿觸發(fā)來決定各觸發(fā)器之間的連接方式。圖6.3.6 圖電路的狀態(tài)圖加在二進制異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進位信號 計數(shù)或借位信號減計數(shù)之后才能實現(xiàn)，所以異步計數(shù)器的工作速度較低。為了提 高計數(shù)速度，可采用同步計數(shù)器。2 二進制同步計數(shù)器1 二進制同步加法計數(shù)器圖所示為由4個JK觸發(fā)器組成的4位同步二進制加法計數(shù)器的邏輯圖。圖 中各觸發(fā)器的時鐘脈沖輸入端接同一計數(shù)脈沖CP,顯然，這是一個同步時序電路。各觸發(fā)器的驅(qū)動方程分別為：Jo=Ko=1 ,Ji=Ki=Qo, j2=K2=QoQl, J3=K3=QoQiQ2Q3Q2Q

13、1 Q0CP計數(shù)脈沖CR清零脈沖圖6374位同步二進制加法計數(shù)器的邏輯圖由于該電路的驅(qū)動方程規(guī)律性較強，也只需用“觀察法就可畫出時序波形圖或狀 態(tài)表。表6.3.1 圖所示4位二進制同步加法計數(shù)器的狀態(tài)表計數(shù)脈沖序號電路狀態(tài)等效十進制數(shù)Q3Q2Q1Q00000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000由于同步計數(shù)器的計數(shù)脈沖CP同時接到各位觸發(fā)器的時鐘脈沖輸入端，當計數(shù)脈沖到來時，應該翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)，所以速度比異

14、步計數(shù)器高，但電路結(jié)構(gòu)比異步 計數(shù)器復雜。2二進制同步減法計數(shù)器4位二進制同步減法計數(shù)器的狀態(tài)表如表632所示，分析其翻轉(zhuǎn)規(guī)律并與 4位進制同步加法計數(shù)器相比擬，很容易看出，只要將圖所示電路的各觸發(fā)器的驅(qū)動方程改為：Jo=Ko=1Ji=Ki=Qoj2=K2=QoQiJ3=K3= Q0Q1Q2就構(gòu)成了 4位二進制同步減法計數(shù)器。表6.3.24位二進制同步減法計數(shù)器的狀態(tài)表計數(shù)脈沖序號電路狀態(tài)等效十進制數(shù)Q3Q2Q1Qo000000111111521110143110113411001251011116101010710019810008901117100110611010151201004130

15、01131400102150001116000003二進制同步可逆計數(shù)器既能作加計數(shù)又能作減計數(shù)的計數(shù)器稱為可逆計數(shù)器。將前面介紹的4位二進制同步加法計數(shù)器和減法計數(shù)器合并起開，并引入一加/減控制信號 X便構(gòu)成4位二進制同步可逆計數(shù)器，如圖 所示。由圖可知，各觸發(fā)器的驅(qū)動方程為：Jo=Ko=1Ji=Ki=XQo XQ0J2=K2=xQoQi XQ0QJ3=K3= XQ 0Q1Q2 XQo Q1Q2CP計數(shù)脈沖CR清零脈沖X加/減控制信號圖638 二進制可逆計數(shù)器的邏輯圖當控制信號X=1時，F(xiàn)F1FF3中的各J、K端分別與低位各觸發(fā)器的 Q端相連，作 加法計數(shù)；當控制信號 X=0時，F(xiàn)F1FF3

16、中的各J、K端分別與低位各觸發(fā)器的 Q端相 連，作減法計數(shù)，實現(xiàn)了可逆計數(shù)器的功能。3 集成二進制計數(shù)器舉例(1) 4位二進制同步加法計數(shù)器74161表6.3.374161的功能表清零預置使能時鐘預置數(shù)據(jù)輸入輸出工作模式RdldEP ETCPD3D2D1D0Q3Q2Q1 Q°0XXXXXXXX00 00異步清零10XXTd3d2d1d0d3d2d1 d°同步置數(shù)110XXXXXX保持數(shù)據(jù)保持11X 0XXXXX保持數(shù)據(jù)保持111 1TXXXX計數(shù)加法計數(shù)由表可知，74161具有以下功能： 異步清零。當Rd = 0時，不管其他輸入端的狀態(tài)如何，不管有無時鐘脈沖CP,計數(shù)器輸出

17、將被直接置零(Q3Q2QQo= 0000),稱為異步清零。 同步并行預置數(shù)。當 Rd = 1、Ld = 0時，在輸入時鐘脈沖 CP上升沿的作用下，并行輸入端的數(shù)據(jù) d3d2d1d。被置入計數(shù)器的輸出端，即Q3Q2Q|Q0= d3d2d1d。由于這個操作要與CP上升沿同步，所以稱為同步預置數(shù)。 計數(shù)。當Rd = Ld= EP = ET= 1時，在CP端輸入計數(shù)脈沖，計數(shù)器進行二進制 加法計數(shù)。Q3RCO 保持。當FD= Ld= 1，且EP ET = 0,即兩個使能端中有 0時，那么計數(shù)器保持原來的 狀態(tài)不變。這時，如 EP= 0、ET= 1，那么進位輸出信號 RCC保持不變；如 ET= 0那么不

18、管EP 狀態(tài)如何，進位輸出信號 RCC為低電平0。RDLDD2ii1aia bs.bsiia ss:. jh.iia>ia .Bi. fa.is.aa:._Ei：> bisD3_H1i：uiMBinaajiiHiMjB « uiiHima iMiaiiiiaajiku aCP 卓甘LrLTLTLnLTLEPI-1nriET _111 1:Q0 iQ1 -01314150121 ®2a4 2；? 0:? *3 ? *± 3圖6.3.1174161的時序圖(2) 4位二進制同步可逆計數(shù)器 74191圖6.3.12 (a)是集成4位二進制同步可逆計數(shù)器741

19、91的邏輯功能示意圖，(b)是其引腳排列圖。其中Ld是異步預置數(shù)控制端，D3、D2、D1、D0是預置數(shù)據(jù)輸入端；EN是使能端，低電平有效；D/U是加/減控制端，為0時作加法計數(shù)，為1時作減法計數(shù)；MAX/ MIN是最大/最小輸出端，RCO是進位/借位輸出端。圖631274191的邏輯功能示意圖及引腳圖RCOMAX/MIN74191ENCP ALD D3 D2 D1 D0Q3Q2Q1Q0 D/UVcc D° CP RCO冋 r?52 DD刁L 1nmxam74191Di Qi Q0 EN D/U Q2 Q3 GND(b)(a)邏輯功能示意圖(b)引腳圖表6.3.474191的功能表預置

20、使能加/減控制時鐘預置數(shù)據(jù)輸入輸出工作模式ldEND/ UCPD 3D2D1 D 0Q3Q2 Q1 Q°0XXXd3 d2 d1 dod3 d2 d1 d。異步置數(shù)11XXXXXX保 持數(shù)據(jù)保持100TXXXX加法計數(shù)加法計數(shù)101TXXXX減法計數(shù)減法計數(shù)表是7419l的功能表。由表可知，74191具有以下功能： 異步置數(shù)。當Ld = 0時，不管其他輸入端的狀態(tài)如何，不管有無時鐘脈沖CP,并行輸入端的數(shù)據(jù) d3d2d1d。被直接置入計數(shù)器的輸出端，即Q3Q2QiQ°= d3d2d1d。由于該操作不受CP控制，所以稱為異步置數(shù)。注意該計數(shù)器無清零端，需清零時可用預置數(shù) 的方

21、法置零。 保持。當Ld = 1且EN = 1時，那么計數(shù)器保持原來的狀態(tài)不變。 計數(shù)。當LD = 1且EN = 0時，在CP端輸入計數(shù)脈沖，計數(shù)器進行二進制計數(shù)。 當D/ U =0時作加法計數(shù)；當 D/U =1時作減法計數(shù)。另外，該電路還有最大/最小控制端 MAX/MIN和進位/借位輸出端RCO。它們的邏 輯表達式為：MAX/MIN = (D/U) Q3Q2Q1Q0 D/U QQ2Q1Q0RCO= EN CP MAX / MIN即當加法計數(shù)，計到最大值1111時，MAX/MIN端輸出1,如果此時CP=0,那么RCO=0, 發(fā)一個進位信號；當減法計數(shù)，計到最小值0000時，MAX/MIN端也輸出

22、1。如果此時CP=0，那么RCO=0,發(fā)一個借位信號。二.非二進制計數(shù)器N進制計數(shù)器又稱模 N計數(shù)器，當N=2n時，就是前面討論的 n位二進制計數(shù)器； 當N工2n時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器，下面討 論8421BCD碼十進制計數(shù)器。1. 8421BCD碼同步十進制加法計數(shù)器圖所示為由4個下降沿觸發(fā)的JK觸發(fā)器組成的8421BCD碼同步十進制加 法計數(shù)器的邏輯圖。用前面介紹的同步時序邏輯電路分析方法對該電路進行分析：Ko =1K1 =q0K2K3 =q0(1 )寫出驅(qū)動方程：Jo =1J1 二 Q3Q01J2 =q；qOJ3 hqQqO1(2)寫出JK觸發(fā)器的特性

23、方程 Qn±=JQn KQn ,然后將各驅(qū)動方程代入 JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：Qon "rJoQj K?Qn =QyQ1nJ1Q1n - ®1n -QJqOQ? &Q1n n1nnnnnnnnQ2J2Q2 K2Q2 二Q1 Qo Q2 Q1 Qo Q2_ n_ n ,_ n _n_n_n_n ,_n_nQ3J3 Q3 ' K3Q3 = Q2 Q1 Qo Q3 Q0Q3Q 3Q 2Q1QoCP計數(shù)脈沖CR清零脈沖圖6.3.148421BCD碼同步十進制加法計數(shù)器的邏輯圖(3 )作狀態(tài)轉(zhuǎn)換表。設初態(tài)為Q3Q2Q1Qo=OOOO，代入

24、次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表如表所示。表6.3.5 圖電路的狀態(tài)表計數(shù)脈沖序號現(xiàn)態(tài)次態(tài)Qnq2Q1nQ0nQ廣Q；專Qn +q0 +000000001100010010200100011300110100401000101501010110601100111701111000810001001910010000(4) 作狀態(tài)圖及時序圖。根據(jù)狀態(tài)轉(zhuǎn)換表作出電路的狀態(tài)圖如圖所示，時序圖如圖所示。由狀態(tài)表、狀態(tài)圖或時序圖可見，該電路為一8421BCD碼十進制加法計數(shù)器。圖6.3.15 圖的狀態(tài)圖12345678910CP _(5) 檢查電路能否自啟動。由于圖所示的電路中有4個觸發(fā)器，它們的狀態(tài)組合

25、共有16種，而在8421BCD碼計數(shù)器中只用了 10種，稱為有效狀態(tài)，其余 6種狀態(tài)稱為無效狀態(tài)。在實際工作中, 當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用下，最終進入有效 狀態(tài)，我們就稱該電路具有 自啟動能力。用同樣的分析的方法分別求出6種無效狀態(tài)下的次態(tài)，補充到狀態(tài)圖中，得到完整的狀態(tài)轉(zhuǎn)換圖，可見，電路能夠自啟動。2 . 8421BCD碼異步十進制加法計數(shù)器圖所示為由4個下降沿觸發(fā)的JK觸發(fā)器組成的8421BCD碼異步十進制加 法計數(shù)器的邏輯圖。用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：Q3Q2Q1Qo圖6.3.188421BCD碼異步十進制加法計數(shù)器的邏輯圖

26、1寫出各邏輯方程式。時鐘方程：CPo=CP 時鐘脈沖源的上升沿觸發(fā)。否那么Q1將保持原狀態(tài)不變。否那么Q2將保持原狀態(tài)不變。否那么Q3將保持原狀態(tài)不變。CP1=Qo 當FFo的Qo由10時，Q1才可能改變狀態(tài),CP2=Q1 當FF1的Q1由1o時，Q2才可能改變狀態(tài),CP3=Qo 當FFo的Qo由1o時，Q3才可能改變狀態(tài),各觸發(fā)器的驅(qū)動方程:J o=1Ko=1J1K!=1J2=1K2=1J 3 二 Q2Q1K 3 二 1(2) 將各驅(qū)動方程代入 JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程:nnnnQo 二J0Q0 K0Q0二Qon1nnnnQiJi QiKi Qi =Q3 QiQ2 J 2

27、Q2 K 2Q2Q2Q3= J3Q3 K3Q3 = Q?Qi Q3(CP由if 0時此式有效) (Qo由if 0時此式有效) (Qi由if 0時此式有效) (Qo由if 0時此式有效)(3 )作狀態(tài)轉(zhuǎn)換表。設初態(tài)為QsQ2QiQ0=0000，代入次態(tài)方程進行計算，得狀態(tài)轉(zhuǎn)換表如表所示。表6.3.6 圖電路的狀態(tài)表計數(shù)脈沖序號現(xiàn)態(tài)次態(tài)時鐘脈沖-nQ3-nQ2-nQi-nQ0_n十nd!_n+_n十QsQ2QQ0CP3CP2CPiCP0000000001000J100010010J0JJ200100011000J300110100JJJJ401000101000J501010110J0JJ6011

28、00111000J701111000JJJJ810001001000J910010000J0JJ3 集成十進制計數(shù)器舉例(i) 842i BCD碼同步加法計數(shù)器 74i60 其功能表如表所示。各功能實現(xiàn)的具體情況參見74i6i的邏輯圖。其中進位輸出端RCO的邏輯表達式為：RCO=ET Q3 QVcc RCO Q0 Qi Q Q3 ET ID, 冋冏冋崗內(nèi)冋而兩Q3Q2Q1Q0RCO74160ETEP74161RD LD D3 D2 Di D0CPAMU M MHM 7'LlRd CP D0 Di D2 D3 EP GND(a)(b)(a)邏輯功能示意圖(b)引腳圖圖6.3.197416

29、0的邏輯功能示意圖和引腳圖表6.3.774160的功能表清零預置使能時鐘預置數(shù)據(jù)輸入輸出工作模式RdldEP ETCPD3D2D1D0Q3Q2Q1 Q°0XXXXXXXX0 0 00異步清零10XXTd3d2d1d0d3d2d1 d0同步置數(shù)110XXXXXX保持數(shù)據(jù)保持11X 0XXXXX保持數(shù)據(jù)保持111 1TXXXX十進制計數(shù)加法計數(shù)(2) 二五一十進制異步加法計數(shù)器7429074290的邏輯圖如圖6.3.20 (a)所示。它包含一個獨立的1位二進制計數(shù)器和一個 獨立的異步五進制計數(shù)器。二進制計數(shù)器的時鐘輸入端為CPi，輸出端為Q。；五進制計數(shù)器的時鐘輸入端為 CP2，輸出端為

30、Qi、Q2、Q3。如果將Q。與CP2相連，CPi作時鐘脈 沖輸入端，Q0Q3作輸出端，那么為8421BCD碼十進制計數(shù)器。Q20(2)(a)Q。圖6.3.20 二一五一十進制異步加法計數(shù)器74290表6.3.874290的功能表復位輸入置位輸入時鐘輸出工作模式R0 (1 ) R0 ( 2)R9 ( 1) R9 (2)CPQ3Q2Q1Q01 11 10XX 0XX0 0 0 00 0 0 0異步清零XX1 1X1 0 0 1異步置數(shù)0X0XX 0X 00XX 00XX 0計數(shù) 計數(shù) 計數(shù) 計數(shù)加法計數(shù)表638是74290的功能表。由表可知，74290具有以下功能： 異步清零。當復位輸入端Ro (

31、1) = Ro (2)= 1，且置位輸入R9(1) R9(2)= 0時，不管有無時鐘脈沖CP，計數(shù)器輸出將被直接置零。 異步置數(shù)。當置位輸入R9(1) = R9( 2) = 1時，無論其他輸入端狀態(tài)如何，計數(shù)器輸出將被直接置 9 (即Q3Q2Q|Qo= 1001)。 計數(shù)。當R0(1)R0(2) = 0,且R9(1) -R9(2) = 0時，在計數(shù)脈沖(下降沿)作用下， 進行二一五一十進制加法計數(shù)。三集成計數(shù)器的應用1 計數(shù)器的級聯(lián)兩個模N計數(shù)器級聯(lián)，可實現(xiàn) NX N的計數(shù)器。(1)同步級聯(lián)。圖是用兩片4位二進制加法計數(shù)器 74161采用同步級聯(lián)方式構(gòu)成的8位二進制同步加法計數(shù)器，模為16X

32、16=256。Q3Q2 Q1 Q0Q3Q2 Q1Q0RCOET74161(2)EPRd ldD3 D2 d 1 D0CPAQ7 Q6 Q5Q4Q3Q2Q1Q0RCO 74161(1)Rd ld D3D2 D1 D 0ETEPCPAO O11I 清零脈沖圖6.3.2174161同步級聯(lián)組成8位二進制加法計數(shù)器(2)異步級聯(lián)。用兩片74191采用異步級聯(lián)方式構(gòu)成的8位二進制異步可逆計數(shù)器如圖所示。Q7 Q 6 Q5 Q4計數(shù)脈沖Q3Q2Q1Q0圖6.3.2274191異步級聯(lián)組成8位二進制可逆計數(shù)器有的集成計數(shù)器沒有進位/借位輸出端，這時可根據(jù)具體情況，用計數(shù)器的輸出信號 Q3、Q2、Q1、Q0產(chǎn)

33、生一個進位/借位。如用兩片二一五一十進制異步加法計數(shù)器74290采用異步級聯(lián)方式組成的二位8421BCD碼十進制加法計數(shù)器如圖所示，模為10X10=100。十位輸出Q3Q2Q1 Q0Q3Q1Q 0CP1 A D 74290(2)CP2 AoRo(1) Ro(2) R9(1) R9(2)Q 3Q 2 Q1Q 0CP1 A 74290(1)CP2 ARo(1) Ro(2) R9(1) R9(2)ITOo-TLTl計數(shù)脈沖置數(shù)脈沖 清零脈沖個位輸出Q3 Q2Q1Q0圖6.3.2374290異步級聯(lián)組成100進制計數(shù)器2 組成任意進制計數(shù)器市場上能買到的集成計數(shù)器一般為二進制和8421BCD碼十進制計

34、數(shù)器，如果需要其他進制的計數(shù)器，可用現(xiàn)有的二進制或十進制計數(shù)器，利用其清零端或預置數(shù)端，外加 適當?shù)拈T電路連接而成。6.3.24(a)所示是用(1)異步清零法。適用于具有異步清零端的集成計數(shù)器。圖 集成計數(shù)器74161和與非門組成的6進制計數(shù)器。(a)計數(shù)脈沖Q3Q2Q1Q0(b)圖6.3.24異步清零法組成6進制計數(shù)器(2)同步清零法。適用于具有同步清零端的集成計數(shù)器。圖 集成計數(shù)器74163和與非門組成的6進制計數(shù)器。6.3.25(a)所示是用Q3Q2 Q1Q。id2Q1QQ3Q2Q1Q0RCO74163ETEPRd ld D3 D2 D1 D 0CPA11_計數(shù)脈沖(a)(b)圖6.3.

35、25同步清零法組成6進制計數(shù)器(3) 異步預置數(shù)法。適用于具有異步預置端的集成計數(shù)器。圖6.3.26 (a)所示是用集成計數(shù)器74191和與非門組成的10進制計數(shù)器。該電路的有效狀態(tài)是 00111100, 共10個狀態(tài)，可作為余 3碼計數(shù)器。(a)Q3 Q2 Q1 Q0計數(shù)脈沖圖6.3.26異步置數(shù)法組成余3碼十進制計數(shù)器4同步預置數(shù)法。適用于具有同步預置端的集成計數(shù)器。圖 是用集成計數(shù)器74160和與非門組成的7進制計數(shù)器。6.3.27( a)所示(b)綜上所述，改變集成計數(shù)器的模可用清零法，也可用預置數(shù)法。清零法比擬簡單， 預置數(shù)法比擬靈活。但不管用那種方法，都應首先搞清所用集成組件的清零

36、端或預置端 是異步還是同步工作方式，根據(jù)不同的工作方式選擇適宜的清零信號或預置信號。例用74160組成48進制計數(shù)器。解：因為N = 48,而74160為模10計數(shù)器，所以要用兩片 74160構(gòu)成此計數(shù)器。 先將兩芯片采用同步級聯(lián)方式連接成100進制計數(shù)器，然后再借助74160異步清零功能，在輸入第48個計數(shù)脈沖后，計數(shù)器輸出狀態(tài)為0100 1000時，高位片2的Q2和低位Q3Q2 QQ 0片1的Q3同時為1,使與非門輸出0,加到兩芯片異步清零端上，使計數(shù)器立即返回 0000 0000狀態(tài)，狀態(tài)0100 1000僅在極短的瞬間出現(xiàn)，為過渡狀態(tài)，這樣，就組成了 48進制計數(shù)器，其邏輯電路如圖所示

37、。Q3Q2Q1Q 0RCO 74160(2)Rd Ld D3 D2 D1 D0.1一|ETEPCPARCO 74160(1)Rd Ld D3 D2 D1 D0ETEPCPA1-計數(shù)脈沖圖6.3.28 例的邏輯電路圖3 組成分頻器前面提到，模N計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻率的1/N，因此可用模N計數(shù)器組成N分頻器。例632某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為 1Hz的脈沖信號。15解： 因為32768=2，經(jīng)15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將四片74161級聯(lián)，從高位片4的Q2輸出即可，其邏輯電路如圖所示。f

38、 = 1Hz圖6.3.29 例的邏輯電路圖4 組成序列信號發(fā)生器序列信號是在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。圖是用74161及門電路構(gòu)成的序列信號發(fā)生器。其中74161與G1構(gòu)成了一個模5計數(shù)器，且Z=Q0Q；。在CP作用下，計數(shù)器的狀態(tài)變化如表所示。由于Z=QoQ；，故不同狀態(tài)下的輸出如該表的右列所示。因此，這是一個01010序列信號發(fā)生器，序列長度P=5。Q3 Q? Q1Q。zCP表 狀態(tài)表現(xiàn)態(tài)次態(tài)輸出亠n亠n亠nQ2Q1Qo_ n + _ n + _ n +Q2 Q1Qoz0 0 00 0 100 0 10 1 010 1 00 1 100 1 11 0 011 0 00 0

39、 00圖計數(shù)器組成序列信號發(fā)生器用計數(shù)器輔以數(shù)據(jù)選擇器可以方便地構(gòu)成各種序列發(fā)生器。構(gòu)成的方法如下:第一步構(gòu)成一個模P計數(shù)器；第二步選擇適當?shù)臄?shù)據(jù)選擇器，把欲產(chǎn)生的序列按規(guī)定的順序加在數(shù)據(jù)選擇器的 數(shù)據(jù)輸入端，把地址輸入端與計數(shù)器的輸出端適當?shù)剡B接在一起。例6.3.3 試用計數(shù)器74161和數(shù)據(jù)選擇器設計一個01100011序列發(fā)生器。解：由于序列長度 P=8，故將74161構(gòu)成模8計數(shù)器，并選用數(shù)據(jù)選擇器74151產(chǎn)生所需序列，從而得電路如圖所示。Q3Q2Q1Q0ET EPCPARCO74161RD LD D3 D2 D1 D 0CP丫Y74151G D7D6D5D4D3D2D1 D

40、6; A2AiA0圖計數(shù)器和數(shù)據(jù)選擇器組成序列信號發(fā)生器5 組成脈沖分配器脈沖分配器是數(shù)字系統(tǒng)中定時部件的組成局部，它在時鐘脈沖作用下，順序地使每 個輸出端輸出節(jié)拍脈沖，用以協(xié)調(diào)系統(tǒng)各局部的工作。74161 構(gòu)丫0丫7圖( a)為一個由計數(shù)器 74161和譯碼器74138組成的脈沖分配器。 成模8計數(shù)器，輸出狀態(tài) Q2Q1Q0在000111之間循環(huán)變化，從而在譯碼器輸出端 分別得到圖6.3.32 (b)所示的脈沖序列。CP丫7 丫6 丫5 丫4 丫3 丫2 丫1 Y0Y3篤Y4Y5Y6Y7(b)6.4數(shù)碼存放器與移位存放器一.數(shù)碼存放器數(shù)碼存放器一一存儲二進制數(shù)碼的時序電路組件，它具有接收和存

41、放二進制數(shù)碼的 邏輯功能。前面介紹的各種集成觸發(fā)器，就是一種可以存儲一位二進制數(shù)的存放器，用 n個觸發(fā)器就可以存儲 n位二進制數(shù)。DoD3, 四位數(shù)碼并行地出現(xiàn)在四個觸發(fā)器Q端。圖( a)所示是由D觸發(fā)器組成的4位集成存放器74LS175的邏輯電路圖，其 引腳圖如圖6.4.1 ( b)所示。其中，Rd是異步清零控制端。 DoDa是并行數(shù)據(jù)輸入端， CP為時鐘脈沖端，QoQa是并行數(shù)據(jù)輸出端， Q0Q3是反碼數(shù)據(jù)輸出端。該電路的數(shù)碼接收過程為：將需要存儲的四位二進制數(shù)碼送到數(shù)據(jù)輸入端 在CP端送一個時鐘脈沖，脈沖上升沿作用后，Do CPD3RD D1Q3 Q3Q2 Q2Q0 Q0D2(a)74L

42、S175的功能示于表 中。Q3Q 1 Q 1Vcc Q316151 I141312 丨"|10 19|74LS175U U uuuyUNRd Q) Qo Do D1 Q1 Q1 GND(b)圖6.4.14位集成存放器74LSl75(a)邏輯圖 (b)引腳排列表6.4.174LS175的功能表清零時鐘輸入輸出工作模式RdCPD0 D1D2D 3Q0 Q1 Q2Q30XXXXX0 0 0 0異步清零1TD°D1 D2 D 3D 0 D1 D 2 D3數(shù)碼存放11XXXX保持數(shù)據(jù)保持10XXXX保持數(shù)據(jù)保持二.移位存放器移位存放器不但可以存放數(shù)碼，而且在移位脈沖作用下，存放器中的

43、數(shù)碼可根據(jù)需 要向左或向右移動1位。移位存放器也是數(shù)字系統(tǒng)和計算機中應用很廣泛的根本邏輯部 件。1 .單向移位存放器1 4位右移存放器。設移位存放器的初始狀態(tài)為0000,串行輸入數(shù)碼 Di=1101，從高位到低位依次輸入。在4個移位脈沖作用后，輸入的4位串行數(shù)碼1101全部存入了存放器中。電路的狀態(tài)表如表所示，時序圖如圖 所示。并行輸出圖6.4.2 D觸發(fā)器組成的4位右移存放器123456789圖6.4.3 圖電路 的時序圖表6.4.2 右移存放器的狀態(tài)表移位脈沖輸入數(shù)碼輸岀CPDiQoQ1Q2Q3ooooo111ooo2111oo3oo11o411o11移位存放器中的數(shù)碼可由Q3、Q2、Q1

44、和Qo并行輸出，也可從 Q3串行輸出。串行輸出時，要繼續(xù)輸入 4個移位脈沖，才能將存放器中存放的4位數(shù)碼1101依次輸出。圖中第5到第8個CP脈沖及所對應的 Q3、Q2、Qi、Qo波形，就是將4位數(shù)碼1101 串行輸出的過程。所以，移位存放器具有串行輸入一并行輸出和串行輸入一串行輸出兩 種工作方式。(2)左移存放器。并行輸出圖6.4.4 D觸發(fā)器組成的4位左移存放器2 .雙向移位存放器將圖所示的右移存放器和圖 所示的左移存放器組合起來，并引入一控 制端S便構(gòu)成既可左移又可右移的雙向移位存放器，如圖所示。由圖可知該電路的驅(qū)動方程為：Do SDsr ' SQ1D1 SQo ' SQ

45、2D2 SQ1 ' SQ3D3 =SQ2 +SDsl其中，Dsr為右移串行輸入端，Dsl為左移串行輸入端。當s=1時，Do=Dsr、D1=Qo、D2=Q1、D3=Q2，在cp脈沖作用下，實現(xiàn)右移操作；當 S=o時，Do=Qx D1=Q2、D2=Q3、D3=Dsl，在CP脈沖作用下，實現(xiàn)左移操作。(左移)2輸出并行圖645D觸發(fā)器組成的4位雙向左移存放器三集成移位存放器7419474194是由四個觸發(fā)器組成的功能很強的四位移位存放器，其功能表如表所示。由表可以看出74194具有如下功能。Q0Q1Q2Q3A CPDsr74194RDDo D 1 D2 D35051Dsl(a)圖集成移位存放

46、器74194(a)邏輯功能示意圖(b)引腳圖(1) 異步清零。當 Rd=0時即刻清零，與其他輸入狀態(tài)及CP無關(guān)。(2) Si、So是控制輸入。當 Rd=1時74194有如下4種工作方式： 當SSo=OO時，不管有無CP到來，各觸發(fā)器狀態(tài)不變，為保持工作狀態(tài)。 當SSo=O1時，在CP的上升沿作用下，實現(xiàn)右移(上移)操作，流向是SrTQot Q1TQ30 當08=10時，在CP的上升沿作用下，實現(xiàn)左移(下移)操作，流向是SltQ3t Q2T Q Qo。 當S1S=11時，在CP的上升沿作用下，實現(xiàn)置數(shù)操作：DotQo, D1tQ1 , D2tQ2 , D 3T Q3O表6.4.374194的功能

47、表輸輸出工作模式清零控制串行輸入時鐘并行輸入RdS1 SoDSL DSRCPD 0D1D 2D 3Qo Q1 Q2 Q30X XXXXXXXX0 0 0 0異步清零10 0XXXXXXXq0 q； q； q；保 持10 1X 1XXXX1 Qo Q1n Q；右移，DSR為串行輸入，Q為串行輸出10 1X 0XXXX0 Qo Q； Q；11 01 X匸XXXXQ1n q2 q3 1左移，DSL為串行輸11 00 XXXXXQ1n q2 q3 0入，Q0為串行輸出11 1XXD 0D1D 2D 3D 0D1D 2D 3并行置數(shù)Dsl和Dsr分別是左移和右移串行輸入。Do、Di、D2和D3是并行輸入端。Qo和Q3分別是左移和右移時的串行輸出端，Qo、Qi、Q2和Q3為并行輸出端。四移位存放器構(gòu)成的移位型計數(shù)器1環(huán)形計數(shù)器圖是用74194構(gòu)成的環(huán)形計數(shù)器的邏輯圖和狀態(tài)圖。當正脈沖起動信號 START到來時，使SiSo=11，從而不管移位存放器 74194的原狀態(tài)如何，在 CP作用下總是執(zhí)行 置數(shù)操作使 QoQ1Q2Q3=1OOO。當START由1變0之后，3So=O1