鎖相環(huán)頻率合成器捕捉過程的分析與仿真

1、鎖相環(huán)頻率合成器捕捉過程的分析與仿真        摘要：鎖相環(huán)頻率合成器在射頻通信電路中有廣泛的應用，頻率合成器的捕捉時間是很重要的性能指標。介紹了鎖相頻率合成器的基本原理，重點分析了環(huán)路的傳遞函數及環(huán)路濾波器在其中的影響，對頻率響應過程進行了仿真分析。    關鍵詞：鎖相環(huán)；頻率合成；環(huán)路濾波器；射頻通信 1概述鎖相是相位負反饋技術，鎖相環(huán)電路在電子系統中得到廣泛的應用，是因為其自身的特點：    （1）鎖相環(huán)在鎖定時無剩余頻差；  

2、;  （2）鎖相環(huán)具有良好的窄帶載波跟蹤性能；    （3）鎖相環(huán)具有良好的寬帶調制跟蹤性能；    （4）門限性能好；（5）鎖相環(huán)電路易于集成，已有大量的集成鎖相環(huán)電路問世，為在應用中根據不同的要求進行選擇提供了方便。鎖相環(huán)電路的一個重要的應用就是頻率合成，在鑒相器（PD）和壓控振蕩器（VCO）之間加分頻器，就成為一個簡單的頻率合成器。通過頻率合成器可以產生大量的與基準參考頻率源有相同精度和穩(wěn)定度的離散頻率信號。因為這些特點，頻率合成器在現代收發(fā)信機中獲得了廣泛應用。    頻率合成器的主要性

3、能指標有以下幾項：    （1）頻率范圍也就是頻率合成器輸出頻率最高和最低值之間的頻段寬度。一般來說，頻率范圍決定于壓控振蕩器的頻率可變范圍。    （2）頻率間隔指頻率合成器2個相鄰輸出頻率點之間的間隔，頻率范圍和頻率間隔共同決定了信道數量。    （3）轉換時間指頻率值發(fā)生改變時完成轉換并達到鎖定所需要的時間。    （4）噪聲表征了輸出信號的頻率純度。包括相位噪聲和寄生干擾。在以上性能指標中，轉換時間在收發(fā)信機設計中將很大程度上影響通信傳輸的有效性指標。每一次發(fā)送接收頻

4、率的改變，都要經歷一次頻率合成的跟蹤鎖定過程，當頻率轉換間隔較大時可能用時也較多，這個過程不能進行有效的數據傳輸，因而降低了有效的信道容量。在鎖相頻率合成器設計中，盡量減小捕捉時間是一個重要課題。在這篇文章中，分析了捕捉時間的相關因素，定量分析了一個具體鎖相環(huán)電路的捕捉時間，并對捕捉過程進行了仿真描述。2鎖相環(huán)頻率合成器原理一個基本的鎖相環(huán)頻率合成器的框圖如圖1（a）所示，其基本組成包括4部分：鑒相器（PD）、環(huán)路濾波PD的作用是將參考輸入的相位與壓控振蕩器的輸出相位進行比較，產生一個相應的比較電壓，再通過環(huán)路濾波器把這個比較電壓的高頻成分和噪聲進一步濾除，得到一個電壓的平均值，控制壓控振蕩器

5、的輸出頻率，最終使壓控振蕩器的輸出頻率穩(wěn)定在要求的數值上。圖1（b）是相應的數學模型。其中r（s）是輸入參考相位，e（s）是參考相位r（s）與VCO輸出相位o（s） 在N分頻后得到的相位i（s）的相位差。KPD，GLPF（s），分別是鑒相器、環(huán)路濾波器和壓控振蕩器的傳遞函數，H（s）是反饋傳遞函數。    PLL開環(huán)傳遞函數是：從閉環(huán)傳遞函數可以發(fā)現，鎖相環(huán)的階數至少是一階的，而且與環(huán)路濾波器的階數密切相關。他們有這樣的關系，鎖相環(huán)的階數始終比環(huán)路濾波器高一階，也就是說，一階的環(huán)路濾波器組成的鎖相環(huán)是二階的，二階的環(huán)路濾波器組成的鎖相環(huán)是三階的，環(huán)路濾波器的階數決

6、定著鎖相環(huán)的階數。在現代通信系統中，為了達到較高的性能指標，大多數都是高于二階的系統，采用二階或三階的環(huán)路濾波器已是普遍的現象。采用高階的環(huán)路濾波器，可以使系統在縮短捕捉時間的同時，提高對相位噪聲和寄生干擾的抑制。高階的環(huán)路濾波器帶來的問題是使得對鎖相環(huán)的理論分析變得非常復雜，在這篇文章中，提供了三階環(huán)路濾波器組成的系統的分析過程，并且給出了響應方程和通過仿真得到捕捉時間的方法。3分析過程和仿真結果圖2是一個具體的三階環(huán)路濾波器的電路圖，以下通過這個例子，展開詳細的分析過程。    以下為了簡化函數方程，定義參數：三階環(huán)路濾波器的傳遞函數可以寫成：對這個閉環(huán)傳遞函

7、數進行分析，首先通過要求出分母的4個零點，用人工進行計算是非常困難的，現在我們可以借助計算機來達到這個目的，在Matlab軟件中提供了這樣的函數，我們能很容易地得到其零點P（i）（i1，2，4）；然后，對閉環(huán)傳輸函數進行分 解，進行到時域的轉換；最后我們得到時域的頻率響應fN(t):這里我們給出實際應用中的各項參數數值，然后用Matlab 60軟件對頻率響應進行仿真，得到一系列的結果，進行比較分析。圖3是頻率為1 GHz，頻率跳變?yōu)?2 MHz和60105 MHz鎖相環(huán)捕捉過程的仿真結果，從圖中可以讀出各自的捕捉時間。    表1列出了不同的跳變頻率的捕捉時間。從

8、以上分析和仿真結果可以看出，捕捉時間與PLL的結構特別是環(huán)路濾波器的結構相關，與頻差有比較大的關系。所以要減小捕捉時間，就是要采取各種途徑減小頻差，尤其是當頻差很大時，就有可能造成很長的捕捉時間甚至不能完成捕捉。    減小頻差的思路是在電路中增加對大的頻差的檢 測電路，在捕捉過程之前，通過這個檢測電路，對VCO進行頻率的粗調，使VCO的頻率向將要達到的頻率方向靠攏，這樣就減小了頻差，圖4就是一個這樣的例子。在圖4電路中，通過增加數模轉換（DA）電路把鎖相環(huán)將要設置的分頻比N經轉換變成一電壓值加到VCO上進行頻率粗調，這就達到了在捕捉過程沒有大的頻差，縮短了捕捉時

9、間，另外還可以通過采用鑒頻鑒相器的方法達到同樣的目的。 4結語鎖相環(huán)頻率合成技術主要以模擬電路形式出現，已經成為一種成熟的頻率合成技術，出現了大量的可編程控制的高集成度產品，所以在頻率合成器的設計中，環(huán)路濾波器的設計成為重點，這樣，對環(huán)路濾波器的分析變得重要。通過對設計產品的輸出頻率相位噪聲、雜散輸出和轉換時間的理論分析，可以盡可能地設計出高質量的產品。隨著數字技術的發(fā)展，直接數字頻率合成技術（DDS）越來越受到重視，和模擬的技術相比較，DDS具有高分辨率和快速頻率轉換時間的優(yōu)勢，但在高頻輸出和對寄生噪聲、雜波的抑制方面還有不足，所以，目前出現了DDS和PLL混合設計的頻率合成技術。參考文獻 1  Florian Krug ,Jean Wilwert.Calculation and measu