基于DDS技術(shù)的任意波形發(fā)生器的設(shè)計(jì)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上基于DDS技術(shù)的任意波形發(fā)生器的設(shè)計(jì)1. 設(shè)計(jì)思路信號(hào)發(fā)生器廣泛應(yīng)用于電子電路、自動(dòng)控制和科學(xué)試驗(yàn)等領(lǐng)域。是一種為電子測(cè)量和計(jì)量工作提供符合嚴(yán)格技術(shù)要求的電信號(hào)設(shè)備，也是應(yīng)用最廣泛的電子儀器之一，幾乎所有的電參量的測(cè)量都需要用到信號(hào)發(fā)生器。本設(shè)計(jì)研究的信號(hào)發(fā)生器的基本思路是：基于DDS芯片AD9850基礎(chǔ)的任意波形發(fā)生器。系統(tǒng)是基于AD9850芯片產(chǎn)生的波形。它是由相位累加器、正弦查詢表、D/A轉(zhuǎn)換器組成的集成芯片。其中相位累加器的位數(shù)N=32位，尋址RAM用14位，舍去18位，采用高速10位數(shù)模轉(zhuǎn)換，DDS的時(shí)鐘頻率為125MHz，輸出信號(hào)頻率分辨率可達(dá)0.0291

2、Hz；系統(tǒng)的微處理器采用8051，外圍電路主要是接口電路、調(diào)幅電路、濾波電路和積分電路的設(shè)計(jì)。同時(shí)還包括鍵盤接口。系統(tǒng)的軟件主要是啟動(dòng)和初始化8051，然后處理鍵盤輸入的頻率控制字和相位控制字，并將其轉(zhuǎn)換為32位的二進(jìn)制數(shù)的控制字，最后并行遞交給AD9850并啟動(dòng)AD9850，讓它實(shí)現(xiàn)從正弦查詢表中取數(shù)產(chǎn)生波形再輸出。2.方案設(shè)計(jì)2.1 DDS的基本原理1971年，美國(guó)學(xué)者J. Tierncy, C. M. Rader和B. Gold提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。限于當(dāng)時(shí)的技術(shù)和器件水平，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故未受到重視。近20年間，

3、隨著技術(shù)和器件水平的提高，一種新的頻率合成技術(shù)直接數(shù)字合成頻率合成（DDS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者。DDS基本原理圖如圖1所示，DDS由相位累加器，只讀存儲(chǔ)器，數(shù)模轉(zhuǎn)換器DAC及低通濾波器組成。 以合成正弦波為例，幅值表ROM中存有正弦波的幅值碼，相位累加器在時(shí)鐘fc的觸發(fā)下，對(duì)頻率控制字K進(jìn)行累加，相位累加器輸出的相位序列（即相碼）作為地址去尋址ROM，得到一系列離散的幅度編碼（即幅碼）。該幅碼經(jīng)過DAC變換后得到模擬的階梯電壓，再經(jīng)過低通濾波器平滑后，即得到所需的正弦信號(hào)。一般將相位累加器和ROM合稱為NCO（數(shù)控振蕩器）

4、 Clockba相位累加器波形存儲(chǔ)器D/ALPF頻率控制字 圖1 DDS的基本原理圖 相位累加器的結(jié)構(gòu)如圖2所示，由N位字長(zhǎng)的二進(jìn)制加法器與一個(gè)由時(shí)鐘取樣所得的N位二進(jìn)制相位累加寄存器級(jí)聯(lián)構(gòu)成，加法器的一個(gè)出入端與相位寄存器的輸出端相連，另一個(gè)輸入端相連，另一個(gè)輸入端是外部的頻率控制字K。每來一個(gè)時(shí)鐘脈沖，加法器將頻率控制數(shù)據(jù)與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)相加。這樣，相位累加器在參考時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加

5、器累加滿是就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期，累加器的溢出頻率就是DDS輸出的信號(hào)頻率。 圖2 相位累加器的結(jié)構(gòu)設(shè)相位累加器的位數(shù)為N，時(shí)鐘頻率為fc, 當(dāng)頻率控制字為K時(shí)，DDS的輸出頻率fo為： fo=Kfc/2N2.2 DDS的特點(diǎn) 其主要優(yōu)點(diǎn)有：（1）頻率轉(zhuǎn)換快：DDS頻率轉(zhuǎn)換時(shí)間短，一般在納秒級(jí)；（2）分辨率高：大多數(shù)DDS可提供的頻率分辨率在1 Hz數(shù)量級(jí)，許多可達(dá)0.001 Hz；（3）頻率合成范圍寬；（4）相位噪聲低，信號(hào)純度高；（5）可控制相位：DDS可方便地控制輸出信號(hào)的相位，在頻率變換時(shí)也能保持相位聯(lián)系；（6）生成的正弦/余弦

6、信號(hào)正交特性好等。因此，利用DDS技術(shù)特別容易產(chǎn)生頻率快速轉(zhuǎn)換、分辨率高、相位可控的信號(hào)這在電子測(cè)量、雷達(dá)系統(tǒng)、調(diào)頻通信、電子對(duì)抗等領(lǐng)域具有十分廣泛的應(yīng)用前景。2.3 系統(tǒng)的總體設(shè)計(jì)2.3.1 本設(shè)計(jì)的技術(shù)指標(biāo) 本設(shè)計(jì)要求的波形發(fā)生器可產(chǎn)生正弦波、方波、三角波以及便于產(chǎn)生頻率可變而且具有高分辨率的波形。它要求頻率范圍在0MHz40MHz，要求幅值范圍在 -10V+10V。2.3.2 系統(tǒng)方案本設(shè)計(jì)采用的是直接數(shù)字法設(shè)計(jì)波形發(fā)生器中的基于相位累加器的數(shù)字頻率合成法。這種結(jié)構(gòu)主要由相位累加器、數(shù)據(jù)存儲(chǔ)器、D/A轉(zhuǎn)換器、低通濾波器組成，它是一種全新的直接數(shù)字合成方式。 圖3 基于相位累加器的直接數(shù)字

7、合成結(jié)構(gòu)圖在此設(shè)計(jì)中的基于DDS技術(shù)的信號(hào)發(fā)生器，是通過用單片機(jī)編程將控制字并行送入DDS芯片AD9850，然后由AD9850產(chǎn)生波形輸出，即采用基于相位累加器的數(shù)字頻率合成法，利用直接數(shù)字合成芯片AD9850產(chǎn)生波形。在該芯片中集成了相位累加器、正弦查詢表、D/A轉(zhuǎn)換器以及高速的比較器。我們?cè)偌尤雴纹瑱C(jī)、濾波器和一個(gè)微分電路就可實(shí)現(xiàn)我們所要的波形了。要想實(shí)現(xiàn)我們想要的頻率和幅度值，因?yàn)樵贒DS系統(tǒng)中決定頻率大小的是頻率控制字，所以我們可以通過鍵盤由用戶鍵入十進(jìn)制數(shù)，再由單片機(jī)編程控制將十進(jìn)制轉(zhuǎn)化成對(duì)應(yīng)的二進(jìn)制，然后送入AD9850產(chǎn)生波形。而幅值是通過調(diào)幅電路實(shí)現(xiàn)的。2.3.3 系統(tǒng)原理圖

8、考慮到各方面的原因，可以得到系統(tǒng)框圖如下： 圖4 系統(tǒng)總框圖此系統(tǒng)主要由鍵盤、接口電路、8051、DDS芯片AD9850及調(diào)理電路5部分組成。外圍電路由單片機(jī)的復(fù)位電路和振蕩電路組成。調(diào)理電路部分由低通濾波器、調(diào)幅電路和微分電路組成。3. 單元電路設(shè)計(jì)3.1 單片機(jī)的選擇現(xiàn)在單片機(jī)種類比較多，在本設(shè)計(jì)中我們選擇Intel公司的MCS-51單片機(jī)系列中的8051單片機(jī)。 8051單片機(jī)的基本組成請(qǐng)參見圖5 圖5 MCS-51 單片機(jī)結(jié)構(gòu)框圖 8051包括8個(gè)部分：1.中央處理器（CPU）2.內(nèi)部數(shù)據(jù)存儲(chǔ)器（內(nèi)部RAM）3.內(nèi)部程序存儲(chǔ)器（內(nèi)部ROM）4.定時(shí)器/計(jì)數(shù)器5.并行I/O口6.串行口7

9、.中斷控制系統(tǒng)8。時(shí)鐘電路MCS-51雖然是一個(gè)單片機(jī)芯片，但作為計(jì)算機(jī)應(yīng)該具有的基本部件它都包括，因此實(shí)際上它已是一個(gè)簡(jiǎn)單的微型計(jì)算機(jī)系統(tǒng)了。MCS-51的信號(hào)引腳介紹：MCS-51是標(biāo)準(zhǔn)的40引腳雙列直插式集成電路芯片，引腳排列請(qǐng)參見圖4.2。(a) 信號(hào)引腳介紹P0.0 P0.7： P0口8位雙向口線。P1.0 P1.7 ：P1口8位雙向口線。P2.0 P2.7 ：P2口8位雙向口線。P3.0 P3.7 ：P3口8位雙向口線。ALE：地址鎖存控制信號(hào)。在系統(tǒng)擴(kuò)展時(shí)，ALE用于控制把P0口輸出的低8位地址鎖存器鎖存起來，以實(shí)現(xiàn)低位地址和數(shù)據(jù)的隔離。此外由于ALE是以晶振六分之一的固定頻率輸

10、出的正脈沖，因此可作為外部時(shí)鐘或外部定時(shí)脈沖使用。：外部程序存儲(chǔ)器讀選通信號(hào)。在讀外部ROM時(shí)有效（低電平），以實(shí)現(xiàn)外部ROM單元的讀操作。：訪問程序存儲(chǔ)控制信號(hào)。當(dāng)信號(hào)為低電平時(shí)，對(duì)ROM的讀操作限定在外部程序存儲(chǔ)器；而當(dāng)信號(hào)為高電平時(shí)，則對(duì)ROM的讀操作是從內(nèi)部程序存儲(chǔ)器開始，并可延至外部程序存儲(chǔ)器。RST：復(fù)位信號(hào)。當(dāng)輸入的復(fù)位信號(hào)延續(xù)2個(gè)機(jī)器周期以上高電平即為有效，用以完成單片機(jī)的復(fù)位初始化操作。XTAL1和XTAL2 ：外接晶體引線端。當(dāng)使用芯片內(nèi)部時(shí)鐘時(shí)，此二引線端用于外接石英晶體和微調(diào)電容；當(dāng)使用外部時(shí)鐘時(shí)，用于接外部時(shí)鐘脈沖信號(hào)。VSS：地線。VCC：+5V電源。以上是MCS-

11、51單片機(jī)芯片40條引腳的定義及簡(jiǎn)單功能說明，讀者可以對(duì)照實(shí)際電路找到相應(yīng)引腳，在電路中查看每個(gè)引腳的連接使用。圖6 MCS 51 引腳圖(b) 信號(hào)引腳的第二功能由于工藝及標(biāo)準(zhǔn)化等原因，芯片的引腳數(shù)目是有限制的。例如MCS-51系列把芯片引腳數(shù)目限定為40條，但單片機(jī)為實(shí)現(xiàn)其功能所需要的信號(hào)數(shù)目卻遠(yuǎn)遠(yuǎn)超過此數(shù)，因此就出現(xiàn)了需要與可能的矛盾。如何解決這個(gè)矛盾？“兼職”是唯一可行的辦法，即給一些信號(hào)引腳賦以雙重功能。如果把前述的信號(hào)定義為引腳第一功能的話，則根據(jù)需要再定義的信號(hào)就是它的第二功能。下面介紹一些信號(hào)引腳的第二功能。（1）P3口線的第二功能P3的8條口線都定義有第二功能，詳見表3.1。

12、（2）EPROM存儲(chǔ)器程序固化所需要的信號(hào)有內(nèi)部EPROM的單片機(jī)芯片（例如8751），為寫入程序需提供專門的編程脈沖和編程電源，這些信號(hào)也是由信號(hào)引腳以第二功能的形式提供的，即：編程脈沖：30腳（ALE/PROG）編程電壓（25V）：31腳（/VPP）引腳第二功能信號(hào)名稱P3.0RXD串行數(shù)據(jù)接收P3.1 TXD 串行數(shù)據(jù)發(fā)送P3.2 外部中斷0申請(qǐng)P3.3 外部中斷1申請(qǐng)P3.4 T0定時(shí)器/計(jì)數(shù)器0的外部輸入P3.5 T1定時(shí)器/計(jì)數(shù)器1的外部輸入P3.6 外部RAM寫選通P3.7 外部RAM讀選通 表3.1 P3口各引腳與第二功能表 （3）備用電源引入MCS-51單片機(jī)的備用電源也是以

13、第二功能的方式由9腳（RST/VPD）引入的。當(dāng)電源發(fā)生故障電壓降低到下限值時(shí)，備用電源經(jīng)此端向內(nèi)部RAM提供電壓，以保護(hù)內(nèi)部RAM中的信息不丟失。以上把MCS-51單片機(jī)的全部信號(hào)，分別以第一功能和第二功能的形式列出。對(duì)于各種型號(hào)的芯片，其引腳的第一功能信號(hào)是相同的，所不同的只在引腳的第二功能信號(hào)。對(duì)于9、30和31三個(gè)引腳，由于第一功能信號(hào)與第二功能信號(hào)是單片機(jī)在不同工作方式下的信號(hào)，因此不會(huì)發(fā)生使用上的矛盾。但是P3口的情況卻有所不同，它的第二功能信號(hào)都是單片機(jī)的重要控制信號(hào)。因此在實(shí)際使用時(shí)，都是先按需要選用第二功能信號(hào)，剩下的才以第一功能的身份作數(shù)據(jù)位的輸入輸出使用。3.2 DDS芯

14、片AD9850的主要性能AD9850 是美國(guó)AD 公司生產(chǎn)的最高時(shí)鐘速率為125MHz ,采用先進(jìn)的CMOS 技術(shù)制造出來的直接數(shù)字式頻率合成器。它具有頻率分辨率高、輸出頻譜純度高和快速頻率轉(zhuǎn)換等性能,同時(shí),該器件還具有體積小、使用簡(jiǎn)便、性能價(jià)格比高的優(yōu)點(diǎn)。在便攜式通信、雷達(dá)系統(tǒng)、跳頻通信等領(lǐng)域具有廣泛的應(yīng)用前景。AD9850的主要性能特點(diǎn)(1)125MHz時(shí)鐘速度(2)集成在一塊集成電路板上的高性能DAC和高速比較器(3)在40MHz模擬輸出時(shí)，DAC輸出的SFDR50db(4)32b 頻率控制字(5)簡(jiǎn)單的控制接口：并行或串行輸入形式(6)具有相位調(diào)制能力。(7) +3.3V或+5V電源均

15、可工作。(+5V時(shí)，380mW、125M時(shí)鐘；+3.3V時(shí)，155mW)(8)功率下調(diào)功能(9)極小的28管腳表面封裝形式AD9850主要可用于以下幾個(gè)方面：(1)靈活可變的正弦波合成器(2)可用于數(shù)字通信的時(shí)鐘恢復(fù)和鎖定回路(3)數(shù)控ADC譯碼器(4)靈活可變的本振合成器。AD9850的管腳介紹AD9850外形圖如下圖：D0 D4 D1 D5D2 D6D3 LSB MSB D7DGND DGNDDVDD DVDDW_CLK RESETFQ_UD IOUTCLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINPQOUT VINN 圖7 AD98

16、50的引腳排列圖管腳功能說明：CLKIN：參考時(shí)鐘輸入，此時(shí)鐘輸入可以是連續(xù)的CMOS序列，也可以是經(jīng)1/2電源電壓偏置的模擬正弦波輸入。RSET： 是DAC外部電阻RSET連接處，此電阻設(shè)置了DAC輸出電流的幅值，一般情況下Iout =10mA , Rset = 3. 9k , Rset 與Iout 的關(guān)系式為Iout= 32 1.248V/ Rset 。AGND：模擬電路地（模擬電路有DAC和比較器）。DGND：數(shù)字電路地。DVDD：數(shù)字電路電源。AVDD：模擬電路電源。W_CLK：控制字輸入時(shí)鐘，在此時(shí)鐘用來并行或串行輸入頻率或相位控制字。FQ_UD：頻率更新時(shí)鐘。在此時(shí)鐘的上升沿，DD

17、S將刷新已輸入到數(shù)據(jù)輸入寄存器中的頻率（或相位）字，使數(shù)據(jù)輸入寄存器歸零。D0D7：8bits數(shù)據(jù)輸入。這是一個(gè)用于重復(fù)輸入32bits頻率和8bits相位/頻率控制字的8bits數(shù)據(jù)端口，D7是高位，D0是最低位（25腳），它還是40bits串行數(shù)據(jù)輸入端口。RESRT：重新設(shè)置。這是整片重新設(shè)置功能，當(dāng)此腳置高電平時(shí)，它清除（除輸入寄存器）的所有寄存器，DAC的輸出在一個(gè)追加的時(shí)鐘T后變成COSO。IOUT：DAC的模擬電流輸出。IOUTB：DAC的補(bǔ)充模擬電流輸出。DACBL：DAC基準(zhǔn)線，這是DAC基準(zhǔn)電壓參考。VIN：不轉(zhuǎn)換電平輸入，這是比較器的同相輸入。VINN：轉(zhuǎn)換電平輸入，這是

18、比較器的反相輸入。QOUT：輸出為真，這是比較器的真正輸出。QOUTB：輸出補(bǔ)充，這是比較器的補(bǔ)充輸出。AD9850的工作原理:AD9850 內(nèi)含可編程DDS 系統(tǒng)和高速比較器,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成?？删幊藾DS 系統(tǒng)的核心是相位累加器, 它由一個(gè)加法器和一個(gè)N位相位寄存器組成, N 一般為2432。每來一個(gè)外部參考時(shí)鐘,相位寄存器便以步長(zhǎng)M 遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息, 每一個(gè)地址對(duì)應(yīng)正弦波中0360范圍的一個(gè)相位點(diǎn)。查詢表把輸入地址的相位信息映射成正弦波幅度信號(hào), 然后驅(qū)動(dòng)DAC 以輸出模擬量。相位

19、寄存器每過2N/ M 個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次, 相應(yīng)地正弦查詢表每經(jīng)過一個(gè)循環(huán)也回到初始位置, 從而使整個(gè)DDS 系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期TO = Tc2N/ M , 頻率fout = Mfc/ 2N ,Tc 、fc 分別為外部參考時(shí)鐘的周期和頻率。AD9850 采用32 位的相位累加器將信號(hào)截?cái)喑?4 位輸入到正弦查詢表,查詢表的輸出再被截?cái)喑?0 位后輸入到DAC , DAC 再輸出兩個(gè)互補(bǔ)的電流。DAC 滿量程輸出電流通過一個(gè)外接電阻RSET調(diào)節(jié), 調(diào)節(jié)關(guān)系為ISET = 32 (1. 248V/ RSET) , RSET的典型值是3. 9k。將DAC 的輸出經(jīng)低

20、通濾波后接到AD9850 內(nèi)部的高速比較器上即可直接輸出一個(gè)抖動(dòng)很小的方波。其系統(tǒng)功能如圖8。AD9850 在接上精密時(shí)鐘源和寫入頻率相位控制字之后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出, 此正弦波可直接用作頻率信號(hào)源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。在125MHz 的時(shí)鐘下, 32 位的頻率控制字可使AD9850 的輸出頻率分辨率達(dá)0. 0291Hz ; 并具有5位相位控制位,而且允許相位按增量180、90、45、22. 5、11. 25或這些值的組合進(jìn)行調(diào)整。參考時(shí)鐘輸入DAC RSET主復(fù)位模擬信號(hào)輸出10位DAC高速DDS32位控制字相位和控制字模擬信號(hào)輸入頻率更新數(shù)據(jù)寄

21、存器復(fù)位頻率/相位數(shù)據(jù)寄存器時(shí)鐘輸出+字輸入時(shí)鐘時(shí)鐘輸出-數(shù)據(jù)輸入寄存器并行輸入串行輸入1位408位5 頻率/相位控制數(shù)據(jù)輸入圖8 AD9850系統(tǒng)的功能框圖AD9850的控制字與控制時(shí)序：AD9850 有40 位控制字, 32 位用于頻率控制,5 位用于相位控制, 1 位用于電源休眠( Power down) 控制, 2 位用于選擇工作方式。這40 位控制字可通過并行方式或串行方式輸入到AD9850 ,圖9控制字并行輸入的控制時(shí)序圖, 在并行裝入方式中,通過8 位總線D0 D7 將可數(shù)據(jù)輸入到寄存器,在重復(fù)5 次之后再在FQ - UD 上升沿把40 位數(shù)據(jù)從輸入寄存器裝入到頻率/ 相位數(shù)據(jù)寄

22、存器(更新DDS 輸出頻率和相位) , 同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器。接著在W - CL K 的上升沿裝入8位數(shù)據(jù),并把指針指向下一個(gè)輸入寄存器,連續(xù)5 個(gè)W - CL K 上升沿后, W - CL K 的邊沿就不再起作用,直到復(fù)位信號(hào)或FQ - UD 上升沿把地址指針復(fù)位到第一個(gè)寄存器。在串行輸入方式, W - CL K 上升沿把25 引腳的一位數(shù)據(jù)串行移入, 先傳低位，再傳高位。當(dāng)移動(dòng)40 位后, 用一個(gè)FQ-UD 脈沖即可更新輸出頻率和相位。圖10 是相應(yīng)的控制字串行輸入的控制時(shí)序圖。AD9850 的復(fù)位(RESET) 信號(hào)為高電平有效,且脈沖寬度不小于5 個(gè)參考時(shí)鐘周期。AD9

23、850 的參考時(shí)鐘頻率一般遠(yuǎn)高于單片機(jī)的時(shí)鐘頻率, 因此AD9850 的復(fù)位(RESET) 端可與單片機(jī)的復(fù)位端直接相連。值得一提的是: 用于選擇工作方式的兩個(gè)控制位,無論并行還是串行最好都寫成00 ,并行時(shí)的10、01 和串行時(shí)的10、01、11 都是工廠測(cè)試用的保留控制字,不慎使用可能導(dǎo)致難以預(yù)料的后果。W3W4W0W1W2DATAW_CLKFQ_UD圖9 控制字并行輸入的時(shí)序圖40周期.D39999D0D1D2DATAW_CLKFQ_UD 圖10控制字串行輸入的時(shí)序圖控制字的計(jì)算：(a) 相位控制字的計(jì)算：AD9850中40位控制字中有5位是用于相位控制的，所以，相位控制的精度為，用二進(jìn)

24、制表示為00001，根據(jù)實(shí)際需要，設(shè)置不同的相位控制字，就可以實(shí)現(xiàn)精確的相位控制。在本設(shè)計(jì)中輸出的相移為90度，其相位控制字為：01000。(b) 頻率控制字的計(jì)算：設(shè)輸出信號(hào)的頻率為fOUT，參考頻率為CLKIN，AD9850的頻率控制字為phase，則三者之間的關(guān)系為：phase=（fOUT）/CLKIN在本設(shè)計(jì)中要求輸出8種不同的頻率也即有8個(gè)不同的頻率控制字，所用到的參考時(shí)鐘CLKIN為125MHz。8種不同頻率字的計(jì)算：（1）當(dāng)fOUT=2kHz時(shí),phase=68719D =10C6FH（2）當(dāng)fOUT=80kHz時(shí)，phase=D=29F16BH（3）當(dāng)fOUT=200kHz時(shí)，

25、phase=D=68DB8BH（4）當(dāng)fOUT=800kHz時(shí)，phase=D=1A36E2EH（5）當(dāng)fOUT=2MHz時(shí)，phase=D= H（6）當(dāng)fOUT=8 MHz時(shí)，phase=D=10624DD3H（7）當(dāng)fOUT=20 MHz時(shí)，phase=28F5C28FD=28F5C28FH（8）當(dāng)fOUT=40 MHz時(shí)，phase=51EB851FD=51EB851FH3.3 AD9850與單片機(jī)的接口設(shè)計(jì)8051并行加載AD9850的接口電路如圖11，為明晰可見，圖中僅畫出了與并行加載有關(guān)的信號(hào)線。圖4.7中，AD9850引腳14、2528為8位數(shù)據(jù)線D0D7，AD9850的頻率/相

26、位控制字一共有40位，采用并行加載方式時(shí)，需連續(xù)加載5次，每次傳送的頻控字位數(shù)分配見表4.3，其中，D7為最高位，D0為最低位，串行方式時(shí)，僅使用D7位（管腳25），AD9850引腳7WCLK是加載時(shí)鐘，與引腳8FQUD配合，完成數(shù)據(jù)加載，F(xiàn)QUD為頻率/相位更新控制，在FQUD的上升沿，DDS更新頻率、相位，同時(shí)將指針指向第一個(gè)寄存器W0，CLKIN是AD9850的參考時(shí)鐘，即芯片的工作時(shí)鐘頻率，可由晶振提供，本文中選擇AD9850的時(shí)鐘為125MHz。8051的P1.0P1.7接AD9850的D0D7，8051的P3.0接AD9850的WCLK，8051的P3.1接AD9850的FQUD。

27、 圖11 8051并行加載AD9850接口電路3.3.1 調(diào)幅電路的設(shè)計(jì)在AD9850內(nèi)集成的D/A轉(zhuǎn)換器輸出的信號(hào)需經(jīng)低通濾波后才能得到我們想要的信號(hào)，AD9850內(nèi)的D/A轉(zhuǎn)換器是屬于電流輸出型的，而低通濾波器輸入的信號(hào)是電壓信號(hào)，這就需要在它們之間加入I/V轉(zhuǎn)換電路（調(diào)幅電路）來實(shí)現(xiàn)電流和電壓的轉(zhuǎn)換。I/V轉(zhuǎn)換電路有多種方式，在這里我們使用雙極性輸出的I/V轉(zhuǎn)換電路。圖12 I/V轉(zhuǎn)換電路如圖4.7所示為I/V轉(zhuǎn)換電路，如果需要改變輸出電壓的極性，把VEF改變極性就能實(shí)現(xiàn)，因?yàn)閂EF的極性決定了電流的流動(dòng)方向。所以電壓輸出的范圍可以通過VREF來實(shí)現(xiàn)。其輸出電壓公式為：在本設(shè)計(jì)中AD98

28、50中的D/A轉(zhuǎn)換器輸出的電流滿量程輸出為10mA，也即I/V轉(zhuǎn)換電路的輸入電流為10mA，要求輸出的電壓幅值為-10V+10V，也即UO的輸出范圍為-10V+10V。在這里我們可以設(shè)=500，=1k，如果要求電壓輸出的范圍為-10V+10V，則變化范圍為0V10V。其詳細(xì)對(duì)應(yīng)關(guān)系見表3.2。表3.2 電流/電壓對(duì)應(yīng)表VREFUO0 V-10V5 V0 V10 V10V總之，I/V轉(zhuǎn)換電路實(shí)現(xiàn)的功能有兩個(gè)，一是實(shí)現(xiàn)I/V的轉(zhuǎn)換，二是實(shí)現(xiàn)信號(hào)發(fā)生器的調(diào)幅功能。3.3.2 濾波電路的設(shè)計(jì)在本設(shè)計(jì)中在低通濾波部分中，采用壓控電壓源型二階濾波電路，如圖13所示。圖13電壓源型二階濾波電路本文中頻率輸出

29、的范圍是040MHz，而且輸出的是8種不同的頻率值，由于輸出的頻率范圍較廣，所以我們采取分段濾波的形式進(jìn)行濾波，即使用多個(gè)濾波電路進(jìn)行濾波。由于采用多個(gè)濾波電路，而調(diào)幅電路輸出只有一路。所以在濾波電路和調(diào)幅電路之間需加入一個(gè)模擬開關(guān)，在這里我們選用CD4052，CD4052是雙向雙四選1的模擬開關(guān)，工作電壓VCC是7.5V，IC30mA。在040MHz中，分成4個(gè)頻率段進(jìn)行濾波，其中低頻段分三個(gè)段，高頻段分一段，具體如下：（1）0100kHz， 濾波電路的截止頻率選120k，即fO=120kHz。（2）100kHz1MHz， 濾波電路的截止頻率選1.2MHz，即fO=1.2MHz。（3）1MH

30、z10MHz， 濾波電路的截止頻率選12MHz，即fO=12MHz。（4）10MHz40MHz， 濾波電路的截止頻率選42MHz，即fO=42MHz。根據(jù)對(duì)低通濾波電路截止頻率的要求，首先選擇C值。電容的選擇原則見表3.3，濾波電路的品質(zhì)因數(shù)Q=0.707，這時(shí)的幅頻特性最平坦，接近于理想低通濾波的幅頻特性。但為了使輸出的信號(hào)不發(fā)生改變，也即增益放大倍數(shù)為1.這時(shí)需要在濾波電路后再加一個(gè)放大器來降低它的增益放大倍數(shù)。表3.3二階有源濾波器設(shè)計(jì)電容選擇用表fo/Hz100103C/F100.10.10.010.010.00110-310-410-410-5第一個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=120kHz100103Hz,所以選C1=C2=110-5F。=133k,可以得=1.586,而,取=200k，則=117.2 k。第二個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=1.2MHz100103Hz,所以選C1=C2=110-5F。=13 k，可以得=1.586，而,取=20k，則=11.72 k。第三個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=12MHz100103Hz,所以選C1=C2=110-5F。=1.3 k,可以得=1.586，而，取=2k，則=1.172k。第四個(gè)濾波電路的參數(shù)設(shè)計(jì)：因?yàn)閒O=42MHz100103Hz,所以選C1=C2=110-5F。=379，可以得=1.5