第2章 微處理器

1、本本 章章 內內 容容F 典型微處理器典型微處理器8086/8088F了解了解80486F 總線總線第第2 2章章微處理器微處理器2.1 8086/80882.1 8086/8088微處理器微處理器主主 要要 內內 容容 8086/8088的工作模式和引腳功能的工作模式和引腳功能 8086/8088的總線時序的總線時序 8086/8088的內部的內部(編程編程)結構結構8086/8088 CPU簡介簡介 8086CPU是是Intel 1978年推出的年推出的16位位微處理器，微處理器，40條引條引線雙列封裝，工作電壓線雙列封裝，工作電壓+5V，時鐘頻率，時鐘頻率5MHz(8086-2為為8MH

2、z，8086-1為為10MHz)。有有20條地址線，可直接尋址條地址線，可直接尋址空間為空間為1M字節(jié)，字節(jié)，16條數(shù)據(jù)總線條數(shù)據(jù)總線，可直接處理乘除指令和，可直接處理乘除指令和串指令。提供最大和最小兩種工作模式。串指令。提供最大和最小兩種工作模式。 8088 CPU的內部數(shù)據(jù)總線寬度是的內部數(shù)據(jù)總線寬度是16位，外部數(shù)據(jù)總線寬度是位，外部數(shù)據(jù)總線寬度是8位位(與存儲器、與存儲器、I/O設備設備)，所以，所以8088CPU稱為稱為準準16位微位微處理器處理器。 8088CPU的內部結構及外部引腳與的內部結構及外部引腳與8086CPU基本相同。基本相同。 2.1.1 8086的工作模式和引腳的工

3、作模式和引腳2.1.1 8086的工作模式和引腳的工作模式和引腳8086/8088CPU的引腳信號的引腳信號外部特性表現(xiàn)在其引腳信號上，學習時請?zhí)赝獠刻匦员憩F(xiàn)在其引腳信號上，學習時請?zhí)貏e關注以下幾個方面：別關注以下幾個方面： FF引腳的功能引腳的功能 FF信號的流向信號的流向 FF有效電平有效電平 FF三態(tài)能力三態(tài)能力指引腳信號的定義、作指引腳信號的定義、作用；通常采用英文單詞用；通常采用英文單詞或其縮寫表示或其縮寫表示信號從芯片向外輸出，信號從芯片向外輸出，還是從外部輸入芯片，還是從外部輸入芯片，或者是雙向的或者是雙向的起作用的邏輯電平起作用的邏輯電平高、低電平有效高、低電平有效上升、下降邊

4、沿有效上升、下降邊沿有效輸出正常的低電平、高輸出正常的低電平、高電平外，還可以輸出高電平外，還可以輸出高阻隔離的第三態(tài)阻隔離的第三態(tài)通常在信號名稱上加通常在信號名稱上加上劃線（如：上劃線（如：MX）或星號（如：）或星號（如：MX*）表示低電平有效表示低電平有效2.1.1 8086的工作模式和引腳的工作模式和引腳FF 數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳FF 讀寫控制引腳讀寫控制引腳FF 中斷請求和響應引腳中斷請求和響應引腳FF 總線請求和響應引腳總線請求和響應引腳FF 其它引腳其它引腳 雙列直插式的封裝形式，有雙列直插式的封裝形式，有40條引腳。采用條引腳。采用分時分時復用的地址復用的地址/數(shù)據(jù)總線數(shù)

5、據(jù)總線，有部分引腳有雙重功能，即在，有部分引腳有雙重功能，即在不同時鐘周期內，引腳作用不同。不同時鐘周期內，引腳作用不同。2.1.1 8086的工作模式和引腳的工作模式和引腳RDWR（1）AD15 AD0：分時復用輸入分時復用輸入/輸出地址輸出地址/數(shù)據(jù)總線；數(shù)據(jù)總線；（2）A19/S6 A16/S3：分時復用的地址分時復用的地址/狀態(tài)線；狀態(tài)線；（3） 、 ：讀、寫信號，低電平有效，三態(tài)；：讀、寫信號，低電平有效，三態(tài)；（4）M/IO：存儲器存儲器/輸入輸出控制信號；輸入輸出控制信號；注：注：8088是是IO/M，輸入輸出輸入輸出/存儲器控制信號。存儲器控制信號。（5）READY：準備就緒信

6、號；準備就緒信號；（6）INTR：可屏蔽中斷請求信號；可屏蔽中斷請求信號；（7）NMI：不可屏蔽中斷請求信號；不可屏蔽中斷請求信號；（8）INTA：中斷響應輸出信號，低電平有效；中斷響應輸出信號，低電平有效；2.1.1 8086的工作模式和引腳的工作模式和引腳（9）RESET：復位輸入信號；復位輸入信號；FF 輸入、高電平有效輸入、高電平有效FF 該信號有效，該信號有效，CPU回到初始狀態(tài)；當無效時，重新工作回到初始狀態(tài)；當無效時，重新工作FF 8088/8086復位后復位后CSFFFFH、IP0000H，所以程序入口，所以程序入口的物理地址的物理地址FFFF0H（10）MN/MX：工作模式選

7、擇信號；工作模式選擇信號；FF 工作模式選擇，輸入；工作模式選擇，輸入；FF 接高電平時，接高電平時，8086/8088工作在最小模式；反之，工作在最小模式；反之，8086/8088工作在最大模式。工作在最大模式。（11）CLK：時鐘輸入信號；時鐘輸入信號；（12）VCC：+5V電源；電源；（13）GND：接地線。接地線。2.1.1 8086的工作模式和引腳的工作模式和引腳CPU引腳是系統(tǒng)總線的基本信號引腳是系統(tǒng)總線的基本信號可以分成三類信號：可以分成三類信號：FF 16位數(shù)據(jù)線：位數(shù)據(jù)線：AD0AD15FF 20位地址線：位地址線：AD0AD19FF 控制線：控制線：v ALE、IO/M*、

8、WR*、RD*、READYv INTR、INTA*、NMI，HOLD、HLDAv RESET、CLK、Vcc、GND小小 結結最小模式系統(tǒng)最小模式系統(tǒng) 總線控制信總線控制信號由號由CPU直直接產生接產生只有一個只有一個微處理器微處理器一片一片8284A作作為時鐘發(fā)生器為時鐘發(fā)生器當連接當連接存儲器存儲器和和外設外設較多時，選較多時，選兩片兩片8286或或74LS245為數(shù)據(jù)總為數(shù)據(jù)總線收發(fā)器，以提高驅動能力線收發(fā)器，以提高驅動能力三片三片8282或或74LS373作為作為地址鎖存器地址鎖存器最大模式系統(tǒng)最大模式系統(tǒng) 可有多個可有多個微處理器微處理器總線控制器總線控制器8288形成形成最小模式和

9、最大模式的主要差別最小模式和最大模式的主要差別最小模式最小模式最大模式最大模式MN/MX接接+5V；系統(tǒng)中只有系統(tǒng)中只有8086一個處理器；一個處理器；所有的控制信號都是由所有的控制信號都是由8086CPU產生。產生。MN/MX接地；接地；系統(tǒng)可有一個以上處理器，系統(tǒng)可有一個以上處理器，即多處理器系統(tǒng)，其中即多處理器系統(tǒng)，其中8086是是主處理器，其它是協(xié)處理器；主處理器，其它是協(xié)處理器；系統(tǒng)控制信號由總線控制器系統(tǒng)控制信號由總線控制器提供。提供。 FF 數(shù)值運算協(xié)處理器數(shù)值運算協(xié)處理器8087，實現(xiàn)多種類型的數(shù)值運算。，實現(xiàn)多種類型的數(shù)值運算。如：高精度整數(shù)或浮點運算、超越函數(shù)計算等。如：高

10、精度整數(shù)或浮點運算、超越函數(shù)計算等。FF I/O協(xié)處理器協(xié)處理器8089，可直接為，可直接為I/O設備服務。設備服務。問題之一：問題之一：CPU引腳是如何與外部連接的呢？引腳是如何與外部連接的呢？ 問題之二：問題之二：CPU引腳是如何相互配合，引腳是如何相互配合，實現(xiàn)總線操作、控制系統(tǒng)工作的呢？實現(xiàn)總線操作、控制系統(tǒng)工作的呢？總線形式總線形式總線時序總線時序 2.1.2 8086 CPU的工作時序的工作時序CPU時序時序規(guī)定各部件規(guī)定各部件間的同步和定時。間的同步和定時。時序：時序：信號高低電平信號高低電平(有效或無效有效或無效)變變化及相互間的時間順序化及相互間的時間順序關系。關系?？偩€操作

11、時序總線操作時序描述描述CPU引腳如何實現(xiàn)總線操作的時間及順序。引腳如何實現(xiàn)總線操作的時間及順序。F 總線操作是指總線操作是指CPU通過總線對外的各種操作。通過總線對外的各種操作。 8086總線操作時序主要有：總線操作時序主要有： 系統(tǒng)的復位和啟動；系統(tǒng)的復位和啟動； 最小模式下的讀最小模式下的讀/寫總線周期；寫總線周期； 最小模式下的總線請求和響應周期；最小模式下的總線請求和響應周期； 最大模式下的讀最大模式下的讀/寫總線周期；寫總線周期； 最大模式下的總線請求最大模式下的總線請求/允許周期；允許周期；（1 1）基本概念）基本概念2.1.2 8086 CPU的工作時序的工作時序（1 1）基本

12、概念）基本概念 時鐘周期（時鐘周期（T狀態(tài)、狀態(tài)、T周期）：周期）：每個時鐘脈沖持續(xù)時間稱為時鐘周每個時鐘脈沖持續(xù)時間稱為時鐘周期。是期。是CPU處理操作最小單位，等于處理操作最小單位，等于CPU時鐘頻率的倒數(shù)。時鐘頻率的倒數(shù)。 指令周期：指令周期：執(zhí)行一條指令所需時間。一般執(zhí)行一條指令所需時間。一般2 200個時鐘周期。個時鐘周期。 總線周期：總線周期：CPU通過總線對內存或通過總線對內存或I/O端口進行一次讀端口進行一次讀/寫過程所寫過程所需時間需時間 。 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 總線周期總線周期若干個若干個等待等待12個個

13、空閑空閑 執(zhí)行不同指令需要不同總線周期。每個總線周期通常有執(zhí)行不同指令需要不同總線周期。每個總線周期通常有4個個T狀態(tài)。狀態(tài)。2.1.2 8086 CPU的工作時序的工作時序（2 2）最小模式下的總線讀操作）最小模式下的總線讀操作T1T2T3TW（n-1）T4CLK261高為 讀內存 低為讀 I/O地址輸出狀態(tài)輸出27/ SBHEIOM /4BHE輸出815AD0AD地址輸出數(shù)據(jù)輸入7619/ SA316/ SAALE3RD9RDT /5DEN10v是指CPU從存儲器或I/O端口讀取一個數(shù)據(jù)。v基本讀總線周期包含四個時鐘周期。vT1狀態(tài)。vT2狀態(tài)。vT3狀態(tài)。vTw狀態(tài)。vT4狀態(tài)。2.1.

14、2 8086 CPU的工作時序的工作時序(3) (3) 最小模式下的總線寫操作最小模式下的總線寫操作T1T2T3TW（n-1）T4CLK261高為 寫內存 低為寫 I/O地址輸出狀態(tài)輸出27/ SBHEIOM /4BHE輸出815AD0AD地址輸出數(shù)據(jù)輸出619/ SA316/ SAALE3WR9RDT/DEN10752.1.3 8086 CPU的內部結構的內部結構1 2 3 4 5 6 內部暫存器內部暫存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線執(zhí)行部分執(zhí)行部分控制電路控制電路ALU標志寄存器標志寄存器FR AH AL BH BLCH CL DH DL

15、 SP BP SI DI通用通用寄存器組寄存器組地址加法器地址加法器指令隊列指令隊列執(zhí)行單元執(zhí)行單元 （EU)總線接口單元總線接口單元 （BIU)16位位20位位16位位16位位 暫存寄存器暫存寄存器AXBXCXDX一、總線接口單元一、總線接口單元BIUBIU負責負責CPU與存儲器、與存儲器、I/O接口之間的信息傳送，由下列接口之間的信息傳送，由下列各部分組成：各部分組成： （2）16位指令指針寄存器位指令指針寄存器IP 用來存放下一條將要執(zhí)行指令的偏移地址（有效地用來存放下一條將要執(zhí)行指令的偏移地址（有效地址址EA）；）；BIU按照按照IP IP1自動修改；當自動修改；當EU執(zhí)行轉移執(zhí)行轉移

16、指令、調用指令時，指令、調用指令時，BIU將目標地址裝入將目標地址裝入IP。 2.1.3 8086 CPU的內部結構的內部結構（1）4個個16位段地址寄存器位段地址寄存器 CS：代碼段寄存器，存放當前代碼段的段基地址；代碼段寄存器，存放當前代碼段的段基地址； DS：數(shù)據(jù)段寄存器，存放當前數(shù)據(jù)段的段基地址；數(shù)據(jù)段寄存器，存放當前數(shù)據(jù)段的段基地址； ES：擴展（附加）數(shù)據(jù)段寄存器，存放附加數(shù)據(jù)段擴展（附加）數(shù)據(jù)段寄存器，存放附加數(shù)據(jù)段的段基地址；的段基地址； SS：堆棧段寄存器，存放當前堆棧段的段基地址。堆棧段寄存器，存放當前堆棧段的段基地址。(3) 20位地址加法器位地址加法器 用來將用來將16

17、位的邏輯地址變換成存儲器讀位的邏輯地址變換成存儲器讀/寫所需要寫所需要的的20位物理地址，完成地址加法操作。位物理地址，完成地址加法操作。2.1.3 8086 CPU的內部結構的內部結構(4) 6字節(jié)指令隊列字節(jié)指令隊列 是按照是按照 “先進先出先進先出”原則組織的存儲區(qū)原則組織的存儲區(qū)(RAM)，預存預存6個字節(jié)的指令代碼。個字節(jié)的指令代碼。 (5) 總線控制電路總線控制電路 發(fā)出總線控制信號。例如：對內存和發(fā)出總線控制信號。例如：對內存和I/O端口的讀端口的讀/寫寫控制信號等?？刂菩盘柕?。 將將8086CPU內部總線與外部總線相連。內部總線與外部總線相連。 1）算術邏輯運算單元）算術邏輯運

18、算單元ALU2）FR標志寄存器標志寄存器3）暫存寄存器）暫存寄存器4）通用寄存器）通用寄存器5）EU控制電路控制電路2.1.3 8086 CPU的內部結構的內部結構二、指令執(zhí)行單元二、指令執(zhí)行單元EU 完成完成指令譯碼和執(zhí)行指令指令譯碼和執(zhí)行指令，即從指令隊列取指令，分析指即從指令隊列取指令，分析指令，執(zhí)行指令，暫存中間結果令，執(zhí)行指令，暫存中間結果并保留結果特征。由下列幾個并保留結果特征。由下列幾個部分組成：部分組成：執(zhí)行部分執(zhí)行部分控制電路控制電路ALU標志寄存器標志寄存器FR AH AL BH BLCH CL DH DL SP BP SI DI執(zhí)行單元執(zhí)行單元 （EU)16位位 暫存寄存

19、器暫存寄存器AXBXCXDX2.1.3 8086 CPU的內部結構的內部結構二、指令執(zhí)行單元二、指令執(zhí)行單元EU1）算術邏輯運算單元）算術邏輯運算單元ALU 完成完成8位或位或16位的二進制算術運算和邏輯運算；位的二進制算術運算和邏輯運算； 運算結果送到通用寄存器或標志寄存器或寫入存儲器。運算結果送到通用寄存器或標志寄存器或寫入存儲器。 2）FR標志寄存器標志寄存器 存放存放ALU運算后的結果特征或機器運行狀態(tài)，運算后的結果特征或機器運行狀態(tài)，16位，位，8086用了其中的用了其中的9位。分：位。分： 條件標志位（條件標志位（6位）位） 控制標志位（控制標志位（3位）位）2.1.3 8086

20、CPU的內部結構的內部結構 條件標志位條件標志位 進位標志進位標志CF：1 (有進位有進位/借位借位) 0 (無進位無進位/借位借位)零標志零標志ZF：1 (結果為零結果為零) 0 (結果非零結果非零)符號標志符號標志SF：1 (結果為負結果為負) 0 (結果為正結果為正)溢出標志溢出標志 OF ：1 (結果產生溢出結果產生溢出) 0 (結果沒產生溢出結果沒產生溢出)奇偶奇偶 PF ：1 (結果結果1的個數(shù)為偶數(shù)的個數(shù)為偶數(shù)) 0 (結果結果1 的個數(shù)為奇數(shù)的個數(shù)為奇數(shù))輔助進位輔助進位AF：1 (b3向向b4有進位有進位/借位借位) 0 ( b3向向b4無進位無進位/借位借位)二、指令執(zhí)行單

21、元二、指令執(zhí)行單元EU2.1.3 8086 CPU的內部結構的內部結構二、指令執(zhí)行單元二、指令執(zhí)行單元EU 狀態(tài)控制標志狀態(tài)控制標志 v方向標志方向標志DF：1（串串操作中地址按減量方式）操作中地址按減量方式） 0 （串操作串操作中地址按增量方式）中地址按增量方式）v追蹤標志追蹤標志TF：1（單步執(zhí)行方式）單步執(zhí)行方式） 0 （連續(xù)執(zhí)行方式）連續(xù)執(zhí)行方式）v中斷允許標志中斷允許標志IF：1（CPU可響應可屏蔽中斷請求）可響應可屏蔽中斷請求）0 （CPU禁止響應可屏蔽中斷請求）禁止響應可屏蔽中斷請求）2.1.3 8086 CPU的內部結構的內部結構二、指令執(zhí)行單元二、指令執(zhí)行單元EU3）暫存寄存

22、器）暫存寄存器 16位，暫時存放參加運算的操作數(shù)，是不可編程的。位，暫時存放參加運算的操作數(shù)，是不可編程的。4）通用寄存器）通用寄存器8086 CPU內部有內部有14個個16位寄存器，按其功能位寄存器，按其功能可分為：可分為： 通用寄存器通用寄存器 段寄存器（段寄存器（CS、DS、ES、SS） 控制寄存器（控制寄存器（IP、FR）通用寄存器通用寄存器2.1.3 8086 CPU的內部結構的內部結構二、指令執(zhí)行單元二、指令執(zhí)行單元EU（1）數(shù)據(jù)寄存器）數(shù)據(jù)寄存器 16位位，存操作數(shù)或操作數(shù)地址或運算結果等信息。存操作數(shù)或操作數(shù)地址或運算結果等信息。AX寄存器稱為累加器寄存器稱為累加器：使用頻度最

23、高，用于算術、：使用頻度最高，用于算術、邏輯運算以及與外設傳送信息等，可拆為邏輯運算以及與外設傳送信息等，可拆為AH、AL。BX寄存器稱為基址寄存器寄存器稱為基址寄存器：常用于存放存儲器地址，：常用于存放存儲器地址，可拆為可拆為BH、BL。CX寄存器稱為計數(shù)器寄存器稱為計數(shù)器：常作為循環(huán)或串操作等指令：常作為循環(huán)或串操作等指令的隱含計數(shù)器，可拆為的隱含計數(shù)器，可拆為CH、CL。DX寄存器稱為數(shù)據(jù)寄存器寄存器稱為數(shù)據(jù)寄存器：常用來存放雙字數(shù)據(jù)的：常用來存放雙字數(shù)據(jù)的高高16位，或存放外設端口地址，可拆為位，或存放外設端口地址，可拆為DH、DL。2.1.3 8086 CPU的內部結構的內部結構（2

24、）變址和指針寄存器）變址和指針寄存器個個16位變址和指針寄存器：位變址和指針寄存器：SI、DI、SP、BP，存，存放存儲單元偏移地址。放存儲單元偏移地址。 SI是是源變址寄存器源變址寄存器，DI是是目的變址寄存器目的變址寄存器。字符串操。字符串操作中，作中，SI和和DI具有自動增量或減量功能。具有自動增量或減量功能。 SP為為堆棧指針寄存器堆棧指針寄存器，存放當前堆棧段中棧頂?shù)钠疲娣女斍岸褩６沃袟ｍ數(shù)钠频刂?。地址?BP為為基址指針寄存器基址指針寄存器，存放堆棧段中某存儲單元的偏，存放堆棧段中某存儲單元的偏移地址。移地址。二、指令執(zhí)行單元二、指令執(zhí)行單元EU2.1.3 8086 CPU的

25、內部結構的內部結構5）EU控制電路控制電路二、指令執(zhí)行單元二、指令執(zhí)行單元EU 接收從接收從BIU指令隊列中取出的指令代碼，經(jīng)指令隊列中取出的指令代碼，經(jīng)過分析、譯碼后形成各種實時控制信號，對各個過分析、譯碼后形成各種實時控制信號，對各個部件進行操作。部件進行操作。 2.1.3 8086 CPU的內部結構的內部結構 總線接口單元總線接口單元BIU和執(zhí)行單元和執(zhí)行單元EU并不是同步工作并不是同步工作的，兩者的動作管理遵循如下原則：的，兩者的動作管理遵循如下原則： 三、總線接口單元三、總線接口單元BIU與執(zhí)行單元與執(zhí)行單元EU的工作的工作 每當每當8086的指令隊列中有的指令隊列中有2個空字節(jié)，個

26、空字節(jié)，BIU自動自動工作把指令取到指令隊列中。而同時工作把指令取到指令隊列中。而同時EU從指令隊列取從指令隊列取出一條指令，并用幾個時鐘周期去分析、執(zhí)行指令。出一條指令，并用幾個時鐘周期去分析、執(zhí)行指令。當指令隊列已滿，而且當指令隊列已滿，而且EU對對BIU又無總線訪問請求時，又無總線訪問請求時，BIU便進入空閑狀態(tài)。在執(zhí)行轉移、調用和返回指令便進入空閑狀態(tài)。在執(zhí)行轉移、調用和返回指令時，指令隊列中的原有內容被自動清除。時，指令隊列中的原有內容被自動清除。8086指令隊列是指令隊列是6字節(jié)，字節(jié)，8088的指令隊列是的指令隊列是4字節(jié)。字節(jié)。(1)地址空間安排地址空間安排2.1.4 8086

27、的內存儲器的內存儲器存儲器的分段存儲器的分段 最大可直接尋址的內存最大可直接尋址的內存物理地址空間物理地址空間220=1MB； 00000H003FFH共共1KB為中斷向量表，存放中斷為中斷向量表，存放中斷向量；向量；FFFF0HFFFFFH共共16個單元系統(tǒng)占用，放一條個單元系統(tǒng)占用，放一條無條件轉移指令，轉去執(zhí)無條件轉移指令，轉去執(zhí)行系統(tǒng)初始化。行系統(tǒng)初始化。 (2)存儲器的分段存儲器的分段 2.1.4 8086的內存儲器的內存儲器2.1.4 8086的內存儲器的內存儲器 (2)存儲器的分段存儲器的分段 F 將整個將整個1MB的存儲空間分成若干個可獨立尋址的的存儲空間分成若干個可獨立尋址的

28、邏輯單位，稱為邏輯段；一個邏輯段可以在邏輯單位，稱為邏輯段；一個邏輯段可以在1MB的內的內存中浮動，段與段之間可以部分重疊、完全重疊或完存中浮動，段與段之間可以部分重疊、完全重疊或完全分離。全分離。 F 每個段大小為每個段大小為64KB； F 邏輯段分為代碼段、數(shù)據(jù)段、堆棧段和附加段四邏輯段分為代碼段、數(shù)據(jù)段、堆棧段和附加段四種類型；種類型； F 每個段的起始地址是一個可以被每個段的起始地址是一個可以被16整除的數(shù)（即整除的數(shù)（即段的起始地址的最低四位為段的起始地址的最低四位為0）；）； F 段基地址或段基址：邏輯段起始地址的最高段基地址或段基址：邏輯段起始地址的最高16位位地址值。一般存放在

29、地址值。一般存放在CS, DS, SS和和ES段寄存器中。段寄存器中。 2.1.4 8086的內存儲器的內存儲器一旦這四個段寄存器內容被設定，就規(guī)定了一旦這四個段寄存器內容被設定，就規(guī)定了CPU當前可當前可尋址的段。尋址的段。(3)邏輯地址和物理地址邏輯地址和物理地址 邏輯地址與物理地址的關系邏輯地址與物理地址的關系20203H20202H20201H20200H20000H2000H有效地址有效地址0202H段基址段基址物理地址物理地址邏邏輯輯地地址址訪問存儲器時，要形成訪問存儲器時，要形成20位位物理地址，即先找到某段，物理地址，即先找到某段，再找到該再找到該段內偏移量（有效段內偏移量（有

30、效地址）。地址）。物理地址段基址物理地址段基址16偏移地址偏移地址，如圖所示。，如圖所示。CPU中每個存儲單元在存儲中每個存儲單元在存儲體中的位置都可以使用物理體中的位置都可以使用物理地址和邏輯地址來表示。地址和邏輯地址來表示。2.1.4 8086的內存儲器的內存儲器序序號號內存訪問內存訪問類型類型默認的段默認的段寄存器寄存器可重設的段可重設的段寄存器寄存器段內偏移地段內偏移地址的來源址的來源1 取指令取指令CS無無IP2 堆棧操作堆棧操作SS無無SP3串操作之串操作之源數(shù)據(jù)串源數(shù)據(jù)串DSES、SSSI4串操作之目串操作之目的數(shù)據(jù)串的數(shù)據(jù)串ES無無DI5BP作基址作基址尋址尋址SSES、 DS

31、EA6 數(shù)據(jù)存取數(shù)據(jù)存取DSES、 SSEAEA-有效地址，表示按尋址方式計算出的偏移地址有效地址，表示按尋址方式計算出的偏移地址8086對段寄存器使用的約定對段寄存器使用的約定(4) 8086的內存儲器結構的內存儲器結構2.1.4 8086的內存儲器的內存儲器8086系統(tǒng)中存儲器與總線的連接系統(tǒng)中存儲器與總線的連接 2.1.4 8086的內存儲器的內存儲器讀或寫偶地址讀或寫偶地址的一個字；的一個字；(1總總線周期線周期)讀或寫偶地址讀或寫偶地址的一個字節(jié)；的一個字節(jié)；(1總線周期總線周期)讀或寫奇地址讀或寫奇地址的一個字節(jié)；的一個字節(jié)；(1總線周期總線周期)讀或寫奇地址讀或寫奇地址的一個字；

32、的一個字；(2總總線周期線周期)對準字、非對對準字、非對準字；準字；MOV AX, 0064HADD AX, 0100HMOV 2000H, AX2.2 總總 線線一、微機總線分類一、微機總線分類 按不同的層次和角度總線有：按不同的層次和角度總線有：2.2.1 總線概述總線概述 總線總線是一組信號線集合，在計算機系統(tǒng)各部件間傳是一組信號線集合，在計算機系統(tǒng)各部件間傳輸?shù)刂?、?shù)據(jù)和控制信息的公共通路。輸?shù)刂?、?shù)據(jù)和控制信息的公共通路。v按按CPU與其他芯片的位置分為：與其他芯片的位置分為：片內總線片內總線(內總線內總線)是寄存器、算術是寄存器、算術邏輯部件邏輯部件ALU、控制部件、及地控制部件、

33、及地址加法器之間傳輸信息的通路；址加法器之間傳輸信息的通路；片外總線片外總線(外總線外總線)是是CPU與內存、與內存、輸入輸出設備接口之間進行通信輸入輸出設備接口之間進行通信的通路。的通路。v按總線傳送信息類別按總線傳送信息類別分為：分為：地址總線地址總線、數(shù)數(shù)據(jù)總線據(jù)總線和和控制總線控制總線 v按總線傳送信息方按總線傳送信息方向分為：向分為：單向總線單向總線和和雙向總線雙向總線 圖示一、微機總線分類一、微機總線分類2.2 總總 線線按總線層次分為按總線層次分為CPUCPU總線總線、存儲總線存儲總線、系統(tǒng)總線系統(tǒng)總線和和外設總線。外設總線。CPU總線總線含地址含地址線、數(shù)據(jù)線和控線、數(shù)據(jù)線和控

34、制線，從制線，從CPU引引腳上引出的連接腳上引出的連接線，實現(xiàn)與外圍線，實現(xiàn)與外圍控制芯片間連接控制芯片間連接圖示系統(tǒng)總線系統(tǒng)總線也稱也稱I/O總總線，含地址線、線，含地址線、數(shù)據(jù)線和控制線，數(shù)據(jù)線和控制線，用來與存儲器和用來與存儲器和插槽上的各擴充插槽上的各擴充板卡連接。如板卡連接。如EISA、PCI等等圖示外設總線外設總線是主機與外設是主機與外設接口的總線，是一種接口的總線，是一種外設接口標準。目前外設接口標準。目前微機上流行的接口標微機上流行的接口標準有：準有：IDE（EIDE）、）、SCSI、USB和和IEEE 1394等等圖示2.2.1 總線概述總線概述二、總線標準二、總線標準2.2

35、 總總 線線目前總線標準有兩類：目前總線標準有兩類： 一是一是IEEE-488總線和總線和RS-232C串行接口標準等。串行接口標準等。 二是二是S-100總線、總線、IBM PC總線、總線、ISA總線、總線、EISA總線、總線、PCI總線、總線、STD總線接口標準等?？偩€接口標準等?？偩€標準一般包括如下幾個部分：總線標準一般包括如下幾個部分：機械結構規(guī)范：尺寸、總線插頭、連接器等規(guī)范及位置；機械結構規(guī)范：尺寸、總線插頭、連接器等規(guī)范及位置；功能規(guī)范：各引腳信號的名稱、定義、功能、邏輯關系功能規(guī)范：各引腳信號的名稱、定義、功能、邏輯關系及相互間協(xié)議及相互間協(xié)議(時序時序)的說明；的說明；電氣規(guī)

36、范：規(guī)定信號工作時的高低電平、動態(tài)轉換時間、電氣規(guī)范：規(guī)定信號工作時的高低電平、動態(tài)轉換時間、負載能力以及最大額定值。負載能力以及最大額定值。2.2.1 總線概述總線概述三、總線的性能指標三、總線的性能指標2.2 總總 線線(3)最大數(shù)據(jù)傳輸速率（帶寬）最大數(shù)據(jù)傳輸速率（帶寬） 是在總線中每秒鐘傳輸?shù)淖畲笞止?jié)數(shù)，用是在總線中每秒鐘傳輸?shù)淖畲笞止?jié)數(shù)，用MB/s表示。表示?？偩€帶寬總線帶寬=(總線寬度總線寬度/8)總線時鐘頻率總線時鐘頻率每個存取周每個存取周期的時鐘數(shù)；期的時鐘數(shù)；(2)總線時鐘總線時鐘 是總線中各信號的定時標準，其時鐘頻率就是總線是總線中各信號的定時標準，其時鐘頻率就是總線工作的

37、最高頻率。如工作的最高頻率。如PCI總線時鐘頻率為總線時鐘頻率為33.3MHz，PCI-2總線可達總線可達66MHz。 (1)總線寬度總線寬度 是數(shù)據(jù)總線的位數(shù)，用是數(shù)據(jù)總線的位數(shù)，用bit（位）表示，數(shù)據(jù)總線（位）表示，數(shù)據(jù)總線位數(shù)越多，一次傳輸?shù)男畔⒕驮蕉?。如位?shù)越多，一次傳輸?shù)男畔⒕驮蕉?。如PCI總線寬度為總線寬度為32位，位，PCI-2總線寬度可達到總線寬度可達到64位。位。例：例：32位位PCI總線，時鐘頻率為總線，時鐘頻率為33MHz，每個時鐘周期完成一每個時鐘周期完成一次總線存取操作，則總線帶寬次總線存取操作，則總線帶寬=32/8*33/1=132MB/s2.2.2 PCI總線總

38、線一、一、PCIPCI系統(tǒng)結構系統(tǒng)結構 2.2 總總 線線PCI是外設部件互連總線的簡稱，由是外設部件互連總線的簡稱，由Intel公司推出的公司推出的32/64位標準總線。與位標準總線。與CPU隔離的總線結構，并能與隔離的總線結構，并能與CPU同同時工作，傳輸速率為時工作，傳輸速率為133MB/s。二、二、PCIPCI局部總線的主要性能和特點局部總線的主要性能和特點 （1）數(shù)據(jù)傳輸率高）數(shù)據(jù)傳輸率高 PCI數(shù)據(jù)總線傳輸率132MB/s(32位)；最高達264MB/s(64位)。2.2 總總 線線（2）支持突發(fā)傳輸）支持突發(fā)傳輸 連續(xù)對數(shù)據(jù)進行操作，每次操作數(shù)地址自動加1。（3）支持多主控器）支

39、持多主控器 各主控器競爭總線控制權。（4）減少存取延遲）減少存取延遲 能夠大幅度減少外設取得總線控制權所需時間。 （6）獨立于處理器）獨立于處理器（5）支持即插即用）支持即插即用 插入新的PCI接口卡時，系統(tǒng)能自動識別并裝入相應的驅動程序，因而立即可以使用。（7）數(shù)據(jù)完整性）數(shù)據(jù)完整性2.2.2 PCI總線總線三、三、PCIPCI總線信號總線信號2.2 總總 線線2.2.2 PCI總線總線三、三、PCIPCI總線信號總線信號2.2 總總 線線（1）系統(tǒng)信號 （2）地址/數(shù)據(jù)和命令信號 （3）接口控制信號 （4）仲裁信號（5）中斷請求信號（6）錯誤報告信號（7）64位總線擴展信號（8）高速緩存支

40、持信號（9）JTAG 邊界掃描信號四、輸入四、輸入/ /輸出控制方式輸出控制方式2.2.2 PCI總線總線2.2.3 2.2.3 通用串行總線通用串行總線USBUSB 一、一、USBUSB總線的功能特點總線的功能特點是一種新的串行總線標準，主要用于是一種新的串行總線標準，主要用于PC與外設互連。與外設互連。2.2 總總 線線（1）整個整個USB系統(tǒng)只有一個端口，使用一個中斷連接各種系統(tǒng)只有一個端口，使用一個中斷連接各種外部設備。降低了硬件復雜性和對端口的占用。外部設備。降低了硬件復雜性和對端口的占用。（2）支持熱插拔支持熱插拔和和即插即用即插即用（3）供電方式靈活。集線器或電池供電供電方式靈活

41、。集線器或電池供電（4）提供三種速率：全速提供三種速率：全速12MB/s、低速、低速1.5MB/s和高速和高速480MB/s（USB 2.0）。）。（5）有控制、同步、中斷和塊數(shù)據(jù)四種數(shù)據(jù)傳輸方式。有控制、同步、中斷和塊數(shù)據(jù)四種數(shù)據(jù)傳輸方式。（6）有很強的連接能力，最多可以以鏈接形式連接有很強的連接能力，最多可以以鏈接形式連接127個個外設到同一系統(tǒng)。外設到同一系統(tǒng)。（7）具有很高的容錯性能。具有很高的容錯性能。（1）USB設備設備 有集線器和功能部件兩類有集線器和功能部件兩類。（2）USB電纜電纜 有VBUS(5V)，GND電源線和兩條互相纏繞的數(shù)據(jù)線?？蓹z測終端是否連接或分離，并區(qū)分出高速

42、或低速設備。（3）USB電源電源 包括電源分配和電源管理。2.2 總總 線線2.2.3 2.2.3 通用串行總線通用串行總線USBUSB 二、二、USB物理接口物理接口三、三、USBUSB系統(tǒng)的拓撲結構系統(tǒng)的拓撲結構 USB系統(tǒng)采用級聯(lián)星形拓撲結構，由三部分組成：主機（系統(tǒng)采用級聯(lián)星形拓撲結構，由三部分組成：主機（USB Host）、集線器（）、集線器（USB Hub）和）和USB設備（設備（USB DEVICE）。）。 2.2 總總 線線2.2.3 2.2.3 通用串行總線通用串行總線USBUSB (1)主機：安裝在主板或作為適配卡安裝在計算機上。由主控制器和根集線器組成，控制USB總線上數(shù)

43、據(jù)和控制信息的流動。 (3)USB設備：接收USB總線上的所有數(shù)據(jù)包，若數(shù)據(jù)包的地址域與自己的地址不符，則丟棄該數(shù)據(jù)包；若相符，則響應USBHOST的數(shù)據(jù)包并進行數(shù)據(jù)傳輸。 在一個USB系統(tǒng)中，USB設備和集線器總數(shù)不能超過127個。USB設備同時可做為集線器使用。(2)集線器：用于設備擴展連接，所有USB設備都連接在集線器的端口上。為其提供100mA電流。集線器可診斷出設備的插拔操作及端口的狀態(tài)。 一般來說，USB設備與集線器間的電纜長度不超過5m，USB系統(tǒng)的級聯(lián)不超過5級（包括根集線器）。 四、四、USBUSB總線傳輸總線傳輸 USB是一種輪流查詢方式的總線，主機控制器是一種輪流查詢方式

44、的總線，主機控制器初始化所有數(shù)據(jù)傳輸。初始化所有數(shù)據(jù)傳輸。2.2 總總 線線2.2.3 2.2.3 通用串行總線通用串行總線USBUSB 傳輸過程發(fā)三個數(shù)據(jù)包：傳輸過程發(fā)三個數(shù)據(jù)包： vv每次傳輸開始，主機控制器發(fā)送一個每次傳輸開始，主機控制器發(fā)送一個標志包標志包PID（packet ID），來標志數(shù)據(jù)傳輸方向及接收端標識；），來標志數(shù)據(jù)傳輸方向及接收端標識； vv然后發(fā)送端發(fā)送然后發(fā)送端發(fā)送數(shù)據(jù)包數(shù)據(jù)包； vv接收端接收到數(shù)據(jù)包后，給發(fā)送端發(fā)一個接收端接收到數(shù)據(jù)包后，給發(fā)送端發(fā)一個握手數(shù)據(jù)握手數(shù)據(jù)包包（成功接收的應答信息）。（成功接收的應答信息）。 這樣一次傳輸結束。這樣一次傳輸結束。五、五

45、、USBUSB總線數(shù)據(jù)傳輸方式總線數(shù)據(jù)傳輸方式 （1）控制方式傳輸：雙向傳輸，數(shù)據(jù)量較小。支持外設與主機之間的控制、狀態(tài)、配置等信息的傳輸，提供一條控制通道。 2.2 總總 線線2.2.3 2.2.3 通用串行總線通用串行總線USBUSB 從物理結構上，從物理結構上，USB系統(tǒng)是一個星形結構；但在邏輯系統(tǒng)是一個星形結構；但在邏輯結構上，每個結構上，每個USB邏輯設備都是直接與邏輯設備都是直接與USB主機相連進行主機相連進行數(shù)據(jù)傳輸?shù)?。?shù)據(jù)傳輸?shù)摹SB提供了四種傳輸方式。提供了四種傳輸方式。（2）同步方式傳輸：按確定的帶寬和間隔時間傳輸。用于時間嚴格并具有較強容錯性的流數(shù)據(jù)傳輸，或要求恒定數(shù)據(jù)

46、傳輸速率和即時應用中。 （3）中斷方式傳輸：是單向且對于主機來說為輸入方式。常用于定時查詢設備是否有中斷申請。如鍵盤、操縱桿和鼠標等。（4）塊數(shù)據(jù)方式傳輸：用于大量數(shù)據(jù)傳輸，對帶寬和間隔時間沒有要求的可靠傳輸。如打印機和掃描儀等。 2. 3 80486 微處理器簡介微處理器簡介 一、一、80486 CPU80486 CPU的工作方式的工作方式 從操作系統(tǒng)的角度看，從操作系統(tǒng)的角度看，Intel 80486微處理器有三種工微處理器有三種工作模式：作模式：實地址模式、保護模式和虛擬實地址模式、保護模式和虛擬8086模式。模式。通過設通過設置控制寄存器置控制寄存器CR0中的保護模式允許位中的保護模式

47、允許位PE（PE1，保護，保護模式；模式；PE0，實地址模式），實地址模式） ，可以進行實地址模式和保，可以進行實地址模式和保護模式之間的轉換。護模式之間的轉換。 主處理器部件、數(shù)值協(xié)處理器部件、主處理器部件、數(shù)值協(xié)處理器部件、8K字節(jié)的字節(jié)的Cache集集成在一個芯片上。成在一個芯片上。80486內外數(shù)據(jù)總線均為內外數(shù)據(jù)總線均為32位，地址總線位，地址總線32位，可直接尋址位，可直接尋址4GB(232)的存儲空間，支持虛擬存儲器管的存儲空間，支持虛擬存儲器管理技術，虛擬存儲空間為理技術，虛擬存儲空間為64TB。在。在80X86系列中首次采用了系列中首次采用了精簡指令集精簡指令集（RISC）技術，引進了新的內部總線結構。技術，引進了新的內部總線結構。 2. 3 80486 微處理器簡介微處理器簡介 (1)(1)實地址模式實地址模式F 實地址模式（實地址模式（real mode）是最基本的工作方式，當）是最基本的工作方式，當CPU復位后，系統(tǒng)自動進入實地址模式。復位后，系統(tǒng)自動進入實地址模式。F 實地址模式與實地址模式與8086微處理器具有同樣的基本結構，但微處理器具有同樣的基本結構，但80486可以訪問可以訪問32位寄存器及增加了的寄存器，并擴充了位寄存器及增加了的寄存器，并擴充了指令，具有更強的功能。指令，具有更強的功能。F 16位微處理器程序不加任何修改就可以