高速數(shù)字串行加法器及其應用

1、高速數(shù)字串行加法器及其應用                 高速數(shù)字串行加法器及其應用摘要：與傳統(tǒng)加法器相比，數(shù)字串行加法器具有工作頻率高、占用資源少、設計靈活等優(yōu)點。介紹了數(shù)字串行加法器的原理，說明了該加法器在FPGA上的實現(xiàn)要點及其在匹配濾波器設計中的應用。 關(guān)鍵詞：加法器 位并行 數(shù)字串行 FPGA 匹配濾波器與傳統(tǒng)相比，定制具有速度更高、設計靈活、易于更改等優(yōu)點，常常應用于設計方案和關(guān)鍵算法的驗證。在運算中，加法是最常用的。常見

2、的加法器是位并行的（），在一個時鐘周期內(nèi)完成加法運算。其速度較高，占用的資源較多。但是，在很多應用中，并不需要這么高的速度，而且希望減小資源消耗。這時可以采用數(shù)字串行（）加法器，利用多個時鐘周期完成一個完整的加法運算，從而使占用的資源大幅度減少。為了使數(shù)字串行加法器具有更廣泛的應用范圍，設計的關(guān)鍵是要使電路達到盡可能高的工作頻率，以取得高的數(shù)據(jù)吞吐量（），從而滿足系統(tǒng)其它部分的速度要求。 數(shù)字串行加法器在數(shù)字串行加法器中，字長為的操作數(shù)被分為個位寬為（能被整除，）的數(shù)字，然后從低位開始相加，在個時鐘內(nèi)完成加法操作。個時鐘周期稱為一個采樣周期（? ( 高速數(shù)字串行加法器及其應用 ) 歟?）。的數(shù)

3、字串行加法器結(jié)構(gòu)如圖所示。如果輸入操作數(shù)的字長為，那么串行加法器可以在個時鐘周期內(nèi)完成加法運算。這個加法器只用了兩個全加器的資源，比一般的行波進位加法器小。數(shù)字串行加法器的控制也比較簡單，輸入移位寄存器完成并行串行轉(zhuǎn)換功能，通過移位操作不斷為加法器提供位寬為的操作數(shù)；信號指示了新采樣周期的開始，此時清零；輸出移位寄存器完成串行并行轉(zhuǎn)換，輸出計算結(jié)果。對于特定的輸入字長，通過選擇不同的，可以實現(xiàn)速度、面積不同的數(shù)字串行加法器。這樣，設計者可以根據(jù)實際情況加以選擇，提高了設計的靈活性。圖2 2bit全加器連接示意圖 高速數(shù)字串行加法器在上的實現(xiàn)由于數(shù)字串行加法器要用個時鐘周期才能完成整個加法操作，

4、因此其工作頻率必須足夠高。這樣，在上實現(xiàn)時，如何使串行加法器具有盡量高的工作頻率就將成為關(guān)鍵問題。下面以公司的系列為例，說明如何設計高速數(shù)字串行加法器。的一個（ ）包含兩個，圖為在一個上實現(xiàn)全加器的連接示意圖（不相關(guān)的邏輯已略去）。數(shù)字串行加法器的結(jié)構(gòu)是行波進位加法器，因此必須盡量減小進位邏輯上的延遲。的中提供了專用的進位邏輯和布線，充分利用這些資源可以提高加法器的性能。對系列，數(shù)字串行加法器應選用奇數(shù)位寬，這是因為在中一個包括兩個(查找表)、兩個觸發(fā)器和一些其它的組合邏輯，因此使用一個剛好可以實現(xiàn)一個的全加器，使用兩個可以實現(xiàn)一個的全加器。如果要實現(xiàn)的全加，則需要一個完成的相加和保存，另外還

5、需要一個中的一個寄存器用來存儲進位，這樣兩個整體的利用率就降低很多。數(shù)據(jù)位寬為、等偶數(shù)時都存在這樣的問題。圖為時加法器的布局布線示意圖。由于專用的進位鏈布線資源僅存在于縱向的兩個之間，所以在實現(xiàn)加法器時，使用縱向相鄰的兩個。加法器的關(guān)鍵路徑在進位鏈上，其延時為： 本文高速數(shù)字串行加法器及其應用(2)- 式中，為的到的延時，為到的延時，為到的建立時間。這些延時的數(shù)值可以從手冊獲得。連線延時包括和的延時。前者是進位鏈，延時為;后者為普通連線，延時約為。因此，總延時約為，即工作頻率約為 。為了減小延時、提高工作頻率，使用 對布局布線進行精確控制，并把加法器做成硬宏，有利于保證多次實例化時的性能?，F(xiàn)將

6、使用宏完成的設計和使用語言完成的設計在工作頻率上做一個比較。使用器件、綜合器時，用宏完成的數(shù)字串行加法器的最高工作頻率為，而用完成的相同設計的最高工作頻率只有。這是由于設計用輸入時，布局布線工具用了個，第一個完成全加器，第二個完成全加器，第三個只用了內(nèi)部的一個觸發(fā)器來存儲進位，第一、二個之間用進位鏈連接，延時為，但是第二、三個之間只能使用普通連線，而且第三個的輸入到觸發(fā)器的建立時間較大，因而影響了串行加法器的運行速度。 數(shù)字串行加法器的應用數(shù)字串行加法器可以代替?zhèn)鹘y(tǒng)加法器用在濾波器、乘法器、累加器等電路的設計中，能大大減小資源占用。下面以在系統(tǒng)中廣泛應用的匹配濾波器為例說明數(shù)字串行加法器的應用

7、。匹配濾波器是一種無源相關(guān)技術(shù)，它可以快速實現(xiàn)相關(guān)器的功能。匹配濾波器的沖激響應為：h()() ()設()為輸入波形，則其輸出波形為:可知濾波輸出()是輸入信號的自相關(guān)函數(shù)。在、等系統(tǒng)中，匹配濾波使用本地碼系列來匹配輸入到接收機的采樣數(shù)據(jù)。在濾波器中，本地碼序列與接收數(shù)據(jù)進行相乘、求和操作，得到相關(guān)值，相關(guān)值越大說明相關(guān)程度越高。其工作過程如圖所示。匹配濾波器可以使用移位寄存器和加法器來實現(xiàn)，結(jié)構(gòu)如圖所示，其中，濾波器的系數(shù)因子()為本地碼序列，輸入()為接收數(shù)據(jù)，數(shù)據(jù)每移位一次，濾波器計算    一次輸出結(jié)果。當移動到兩個序列相位對齊時，就產(chǎn)生一個相關(guān)

8、峰值輸出。系統(tǒng)對匹配濾波的設計要求是：匹配長度為，輸入四路數(shù)據(jù)，每一路經(jīng)過量化、速率為，即濾波器的處理速度為×。對于這樣一個匹配濾波器，有很多種實現(xiàn)方法，例如在高速率下可以通過旋轉(zhuǎn)數(shù)據(jù)旋轉(zhuǎn)本地碼序列或者通過動態(tài)、靜態(tài)數(shù)據(jù)互換來簡化設計。這些方法都用到一個比較大型的加法樹，如果用一般加法器實現(xiàn)，將占用大量的資源， ( 高速數(shù)字串行加法器及其應用(3) ) 因此有必要加以改進。設計中用到的加法樹有個輸入，計算結(jié)果為。采用一般加法器實現(xiàn)的結(jié)構(gòu)如圖()所示，在中約占個，資源消耗過大。為了減小資源消耗、提高設計密度，使用上述數(shù)字串行加法器對加法樹進行改進，改進后的結(jié)構(gòu)如圖()所示。由于減小了加

9、法器的運算寬度，大大降低了使用的邏輯資源，整個加法樹大約只用個。使用數(shù)字串行加法樹完成加法運算需要的時鐘周期與加法器的位寬有關(guān)，增加加法器的位寬可以減小運算需要的時鐘周期、提高濾波器的數(shù)據(jù)吞吐量，但是也增加了硬件資源的消耗。所以在處理能力滿足的條件下，應該選擇比較小的位寬。列出了用不同位寬的數(shù)字串行加法器實現(xiàn)的加法樹的工作頻率和占用資源，選用器件為，綜合工具為。對于本設計，如果使用的數(shù)字串行加法器，數(shù)據(jù)經(jīng)過加法樹之后從擴展成，所以數(shù)據(jù)完全輸出需要個時鐘周期。根據(jù)這些要求，為了使得濾波器達到的處理速度，的串行加法器必須工作在×。如果使用串行加法器，數(shù)據(jù)完全輸出需要個時鐘周期，即加法器的工作頻率應為×。的數(shù)字串行加法樹可以滿足設計要求，而資源占用是一般加法樹的。 高速數(shù)字串行加法