數(shù)字電子技術(shù)基礎(chǔ)—試題—選擇

1、選擇題：（選擇一個正確的答案填入括號內(nèi)每題3分1 .設(shè)圖1中所有觸發(fā)器的初始狀態(tài)皆為0,找出圖中觸發(fā)器在時鐘信號作用下，輸出電壓波形恒為 的是：（C ）圖。A B C2 .下列幾種TTL電路中，輸出端可實現(xiàn)線與功能的電路是（A或非門B、與非門C異或門D、OCH3 .對CMOS1非門電路，其多余輸入端正確的處理方法是（A通過大電阻接地（1.5KQ ） B、懸空C通過小電阻接地（1KQ） D、通過電阻接 V CC則該電路為（C）。4 .圖2所示電路為由555定時器構(gòu)成的（A ）。A施密特觸發(fā)器 B、多諧振蕩器C單穩(wěn)態(tài)觸發(fā)器D、T觸發(fā)器5 .請判斷以下哪個電路不是時序邏輯電路（ C）。A、計數(shù)器B、

2、寄存器C譯碼器D、觸發(fā)器6 .下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（A ）。A并行A/D轉(zhuǎn)換器B、計數(shù)型A/D轉(zhuǎn)換器C逐次漸進(jìn)型 A/D轉(zhuǎn)換器D、雙積分A/D轉(zhuǎn)換器7 .某電路的輸入波形 u I和輸出波形u O如圖3所示,U|UqA、施密特觸發(fā)器 B、反相器C單穩(wěn)態(tài)觸發(fā)器 D、JK觸發(fā)器8.要將方波脈沖的周期擴(kuò)展10倍，可采用（C ）。A、10級施密特觸發(fā)器 B、10位二進(jìn)制計數(shù)器C十進(jìn)制計數(shù)器 D、10位D/A轉(zhuǎn)換器9、已知邏輯函數(shù) ？=乩5 +咫+比與其相等的函數(shù)為（D ）。A、;卜;B _ 工-C、D>胡一|_10、一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（C ）個數(shù)據(jù)信

3、號輸出。A、4 B、6 C、8 D、161、在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：（ D ）A、m 1 與 m 3 B、m 4 與 m 6C m 5 與m 13 D、m 2 與 m 82、L=AB+C的對偶式為：（B ）A、A+BC ; B、（ A+B ） C ; C、A+B+C ; D、ABC ;3、半加器和的輸出端與輸入端的邏輯關(guān)系是（D ）A、 與非B、或非C、與或非D、異或4、TTL集成電路74LS138是3 / 8線譯碼器，譯碼器為輸出低電平有效，若輸入為 0=ioi時，輸出：力“匕八4 丫？ l 丫。為（b）。5、屬于組合邏輯電路的部件是（ A ）。A編碼器B、寄存器C、觸

4、發(fā)器D、計數(shù)器6.存儲容量為8KX 8位的RO昭儲器，其地址線為（C ）條。A 8 B、12 C、13 D、14C ） VA 1.28 B、1.54 C、1.45 D、1.568、T觸發(fā)器中，當(dāng)T=1時，觸發(fā)器實現(xiàn)（C ）功能。A 置1 B、置0 C、計數(shù)D、保持9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（ C ）。A JK觸發(fā)器B、3/8線譯碼器C移位寄存器 D、十進(jìn)制計數(shù)器10、只能按地址讀出信息，而不能寫入信息的存儲器為（ B ）。A RAM B、ROM C PROM D EPROM1 .以下式子中不正確的是（ C ）a . 1?A= Ab . A+ A=Ac . A+B

5、=A+Bd . 1 + A= 12 .已知Y = AB + B +Ab下列結(jié)果中正確的是（C ）a . Y= Ab . Y= Bc . Y= A+ Bd . Y = A +B3 . TTL反相器輸入為低電平時其靜態(tài)輸入電流為（ C ）a . 3mAb . + 5mAc . 1mAd . 7mA4 .下列說法不正確的是（C ）a .集電極開路的門稱為 OC門b .三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）c . OC門輸出端直接連接可以實現(xiàn)正邏輯的線或運算d利用三態(tài)門電路可實現(xiàn)雙向傳輸5 .以下錯誤的是（B ）a .數(shù)字比較器可以比較數(shù)字大小b .實現(xiàn)兩個一位二進(jìn)制數(shù)相加的電路叫全

6、加器c .實現(xiàn)兩個一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器d .編碼器可分為普通全加器和優(yōu)先編碼器6 .下列描述不正確的是（ A ）a.觸發(fā)器具有兩種狀態(tài)，當(dāng) Q=1時觸發(fā)器處于1態(tài)b.時序電路必然存在狀態(tài)循環(huán)c .異步時序電路的響應(yīng)速度要比同步時序電路的響應(yīng)速度慢d.邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象7 .電路如下圖（圖中為下降沿Jk觸發(fā)器），觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Qi為“011”，請問時鐘作用下，觸發(fā)器下一狀態(tài)為（ B ）a. “110”b. “100”c. “010”d. “ 000”8、下列描述不正確的是（ A ）a .時序邏輯電路某一時

7、刻的電路狀態(tài)取決于電路進(jìn)入該時刻前所處的狀態(tài)。b.寄存器只能存儲小量數(shù)據(jù)，存儲器可存儲大量數(shù)據(jù)。c.主從JK觸發(fā)器主觸發(fā)器具有一次翻轉(zhuǎn)性d.上面描述至少有一個不正確9.下列描述不正確的是（B ）a. EEPROM具有數(shù)據(jù)長期保存的功能且比EPROM使用方便b.集成二一十進(jìn)制計數(shù)器和集成二進(jìn)制計數(shù)器均可方便擴(kuò)展。c.將移位寄存器首尾相連可構(gòu)成環(huán)形計數(shù)器d.上面描述至少有一個不正確1,將代碼8421轉(zhuǎn)換為二進(jìn)制數(shù)（ B ）。A、（ 01000011 ） 2B、（01010011） 2C、（）2D、（）22,函數(shù)F = A B + AB的對偶式為（ A ）。A、 ( A + B )(A + B)B、

8、A + B,A+B;C、 A+B,A +BD、(A + B)(A+b)3.有符號位二進(jìn)制數(shù)的原碼為（11101）,則對應(yīng)的十進(jìn)制為（A、-29B、+29C、-13D、+134 .邏輯函數(shù) Y = AC +ABD +BCD（E + F）的最簡的與或式（ B ）A、AC+BD ; B、AC + ABDC、AC+B D、A+BD5 .邏輯函數(shù)的F= AB + AB + BC的標(biāo)準(zhǔn)與或式為( A )。A、Z (2,3,4,5,7)B、工(1,2,3,4,6)C、工(0,123,5)D、Z (34,5,6,7)6 .邏輯函數(shù)Y (A, B, C) =£ (0,2,4,5)的最簡與或非式為( A

9、 )。A、AC+ABB、AB + AC1.A.2.A.C、Ac+AbD、ab + ac+bc7.邏輯函數(shù) Y (A, B, CA、C、D） =£ （1,2,4,5,6,9）其約束條件為AB+AC=0則最簡與或式為BC CD CDAC8.下圖為A、09.下圖為A、 1B、BC+CD+ACD ；D CD CDTTL邏輯門，其輸出B、 1D、C、 A + BOD門組成的線與電路其輸出B、0C、 B10.下圖中觸發(fā)器的次態(tài)方程Qn+1 為(A、AB、0nC、Q11. RS觸發(fā)器要求狀態(tài)由0A、RS=0112.電源電壓為 Vt 為（A、4VB、 RS=X1AB BD ACD、 A*BD、A B

10、D、Qn1其輸入信號為（A ）。C、 RS=x0D、RS=10+ 12V的555定時器、組成施密特觸發(fā)器，控制端開路，則該觸發(fā)器的回差電壓A )。B、6V13.為了將三角波換為同頻率的矩形波,A、施密特觸發(fā)器C、多諧振器十進(jìn)制數(shù) 1001011 二進(jìn)制數(shù)3285轉(zhuǎn)換為二進(jìn)制數(shù)為（B、D、DC、8V應(yīng)選用（ 單穩(wěn)態(tài)觸發(fā)器 計數(shù)器）D、12VB )。>1.1010011 C11011轉(zhuǎn)換為十進(jìn)制數(shù)為（4. 8421BCD碼110011 . 001表示十進(jìn)制為A. 33.2 B.51.0125 C . 63.21100101).64A )D.51.21015.在下列一組數(shù)中，與 （111001

11、）2相等的數(shù)是（CA. (34)化B. (65) 8C.(57萬06.A.卜列數(shù)碼均代表十進(jìn)制數(shù)0110;6,其中按余 1100;3碼編碼的是7.A.“異或”邏輯與以下哪種邏輯是非的關(guān)系“與”邏輯 B . “或”邏輯C. 1001(C )“同或”邏輯8.F1 =bC+bc與F2 =bc+bC兩函數(shù)的關(guān)系為（ C ）RlA.，9. nA. 2n相同 B.對偶 C.反函數(shù)個變量，有多少個最小項（A ）10 .利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實現(xiàn)開關(guān)電路的斷開和接通（ C ）A.放大狀態(tài)B .擊穿狀態(tài)C.飽和狀態(tài)D .導(dǎo)通狀態(tài)11 . TTL門電路是采用以下什么設(shè)計的門電路（ A ）A.雙極型三極管

12、B .單極型 MO密 C .二極管 D .三態(tài)門14 .邏輯電路的分析任務(wù)是（D ）A.給定功能，通過一定的步驟設(shè)計出電路B .研究電路的可靠性C.研究電路如何提高速度D .給定電路，通過一定的步驟說明電路的功能15 .組合邏輯電路不含有（A）A.記憶能力的器件.門電路和觸發(fā)器C .門電路16.常用的一種3-8線譯碼器是（B ）A. 74148 B , 74138 C . 7448 D 17.74138 是（B ）A.時序邏輯器件B .組合邏輯器件C .定時器件18 .共陽型七段數(shù)碼管各段點亮需要（C ）A.高電平 B .接電源 C.低電平D19 .由門電路組成的全加器是（B ）.74151D

13、 .整形器件接公共端A.時序邏輯器件 B .組合邏輯器件C .脈沖邏輯器件D ,以上答案都不正確20. TTL門電路的工作電源一般是(B )A. 25 v B . +5V C , 3V 18V22.輸入100Hz脈沖信號，要獲得A. 100進(jìn)制 B . 10進(jìn)制23 .時序邏輯電路設(shè)計的任務(wù)是（10Hz的輸出脈沖信號需要用多少進(jìn)制計數(shù)器實現(xiàn)（C . 50進(jìn)制 D . 5進(jìn)制A ）A.給定功能，通過一定的步驟設(shè)計出時序電路B .研究電路的可靠性C.研究電路如何提高速度D .給定電路，通過一定的步驟說明電路的功能24 .計數(shù)器是（A ）A.時序邏輯器件B .組合邏輯器件.整形器件25 .以下何種電

14、路具有記憶能力（ CA.門電路 B .組合邏輯電路26 .時序邏輯電路一般可以分兩類，即（A.組合邏輯電路和時序邏輯電路時序邏輯電路 D .多諧振蕩電路C.同步型和異步型28 .時序邏輯電路通常由門電路和（A. 存儲電路 B.寄存器）.門電路和觸發(fā)器.模擬電路和數(shù)字電路 組成。C.譯碼器29.利用定時器555可以設(shè)計實現(xiàn)（B ）A.全加器 B .多諧振蕩器C .寄存器1、8421BCD碼01101001.01110001轉(zhuǎn)換為十進(jìn)制數(shù)是:A: 78.16B: 24.252、最簡與或式的標(biāo)準(zhǔn)是：（C ）C:D(69.71.譯碼器）D: 54.56A:表達(dá)式中乘積項最多，且每個乘積項的變量個數(shù)最多

15、 個乘積項的變量個數(shù)最多C:表達(dá)式中乘積項最少，且每個乘積項的變量個數(shù)最少 個乘積項的變量個數(shù)最多3、用邏輯函數(shù)卡諾圖化簡中，四個相鄰項可合并為一項，它能:B:D:表達(dá)式中乘積項最少，且每表達(dá)式中乘積項最多，且每ABCA:消去1個表現(xiàn)形式不同的變量，保留相同變量B:消去2個表現(xiàn)形式不同的變量，保留相同變量C:消去 3個表現(xiàn)形式不同的變量，保留相同變量D:消去4個表現(xiàn)形式不同的變量，保留相同變量4、已知真值表如表1所示，則其邏輯表達(dá)式為：A: A B-CB : AB + BCC: AB + BCD: ABC （A+B+C）5、函數(shù) F（A, B, C）=AB+BC+AC 的最小項表達(dá)式為：000

16、000110101表10110(A )1001101011001111(B )A: F(A,B,C尸匯m(0,2,4)B: F(A,B,C尸匯m(3,5,6,7)C: F(A,B,C尸Em(0,2,3,4)D: F(A,B,C尸Em(2,4,6,7)6、欲將一個移位寄存器中的二進(jìn)制數(shù)乘以(32) 10需要( C )個移位脈沖。A: 32B:10C: 5D: 67、已知74LS138譯碼器的輸入三個使能端（出丫7丫°是：（C ）E1=1, E2a=E2b=0)時，地址碼 A2A1A0=011,則輸A:Qn 1 . Qn8、要實現(xiàn)Q -QJK觸發(fā)器的J、K取值應(yīng)是:A: J=0, K=0

17、9、能夠?qū)崿F(xiàn)線與功能的是:A : TTL與非門B: J=0, K=1(B )B:集電極開路門(D )C: J=1, K=0C:三態(tài)邏輯門D: J=1, K=1D: CMOS邏輯10、個四位串行數(shù)據(jù)，輸入四位移位寄存器, 位并行數(shù)據(jù)輸出。時鐘脈沖頻率為1kHz,經(jīng)過（B）可轉(zhuǎn)換為4A : 8msB : 4msC: 8dsD: 4ds11、 表2A:B:C:D:12、(AA:B:C:D:A.C.表2所列譯碼器 選擇器 優(yōu)先編碼器 比較器圖1所示為)11000110011011110101 圖1(747.2)(3D7.1)1616真值表的邏輯輸入輸出I7I6 I5 I4I3I2 I1I0丫2 丫1丫

18、01XXXXXXX11101 X XXXXX11000 1 xXXXX10100 0 1XXXX100函淅陽羅輯用路佟1,號葦增的11001 0? 00 1 xX010001 0 1 00t 0 1X00十1功能所表示的邏輯器件是C4s4s3s2S1 結(jié)果2個4位二進(jìn)制數(shù)相加的串0 01 0 0 電 耳1 10 0 B,0 1000A, B, -B. (1E7.2) 16D. (F31.2) 162. 和邏輯式 AC +BC + Ab相等的式子是（A ）A. AC+BB. BCC. BD. A BC3. 32位輸入的二進(jìn)制編碼器，其輸出端有(D ) 位。A. 256 B. 128 C. 4 D

19、. 54. n位觸發(fā)器構(gòu)成的扭環(huán)形計數(shù)器，其無關(guān)狀態(tài)數(shù)為個（B ）A. 2n-nB. 2n-2nC. 2nD. 2n-15. 4個邊沿JK觸發(fā)器，可以存儲（A ） 位二進(jìn)制數(shù)A. 4B. 8C. 166.三極管作為開關(guān)時工作區(qū)域是A飽和區(qū)+放大區(qū)C.放大區(qū)+擊穿區(qū)（D ）B.擊穿區(qū)+ 截止區(qū)D.飽和區(qū)+ 截止區(qū)7 .下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（A.基本RS觸發(fā)器B.同步RS觸發(fā)器C ）C.主從結(jié)構(gòu)觸發(fā)器8 .施密特觸發(fā)器常用于對脈沖波形的（ C ）A.定時B.計數(shù)C.整形1 .在四變量卡諾圖中，邏輯上不相鄰的一組最小項為：（ D ）A m i 與 m 3B. m 4 與 m

20、 6C. m 5 與 m i3D. m 2 與 m 82 . L=AB+C的對偶式為：（B ）A . A+BCB . （A+B）CC . A+B+CD. ABC3 .屬于組合邏輯電路的部件是（ A ）。A編碼器B.寄存器C.觸發(fā)器D.計數(shù)器4 . T觸發(fā)器中，當(dāng)T=1時，觸發(fā)器實現(xiàn)（C ）功能。A置1B.置0C.計數(shù)D.保持5 .指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（C ）。A JK觸發(fā)器B. 3/8線譯碼器C.移位寄存器D.十進(jìn)制計數(shù)器6 .某電路的輸入波形 ui和輸出波形uo下圖所示，則該電路為（ C ）。A施密特觸發(fā)器C.單穩(wěn)態(tài)觸發(fā)器7 .三極管作為開關(guān)時工作區(qū)域是A飽和

21、區(qū)+放大區(qū)C.放大區(qū)+擊穿區(qū)8 .反相器D. JK觸發(fā)器（D ）B.擊穿區(qū)+ 截止區(qū)D.飽和區(qū)+ 截止區(qū)8.已知邏輯函數(shù)尤+肥與其相等的函數(shù)為（d）。B.C.一二 D.乙 l9 . 一個數(shù)據(jù)選擇器的地址輸入端有3個時，最多可以有（C ）個數(shù)據(jù)信號輸出。A 4B. 6C. 810 .用觸發(fā)器設(shè)計一個 24進(jìn)制的計數(shù)器，至少需要A 3 B . 4C . 61. 下列電路中不屬于時序電路的是_C。A.同步計數(shù)器B.異步計數(shù)器2. CT74LS290計數(shù)器的計數(shù)工作方式有 一JD. 16（D ）個觸發(fā)器。D . 5C.組合邏輯電路D.數(shù)據(jù)寄存器種。A. 1B. 23. 3線一8線譯碼器有 一A一。C.

22、 3D. 4A. 3條輸入線，8條輸出線C. 2條輸入線，8條輸出線B. 8條輸入線，3條輸出線D. 3條輸入線，4條輸出線4 . 一個五位的二進(jìn)制加法計數(shù)器，初始狀態(tài)為00000 ,問經(jīng)過201個輸入脈沖后，此計數(shù)器的狀態(tài)為 D 。A. 00111B. 00101C. 01000D. 010015 .若將一 TTL異或門輸入端 A、B當(dāng)作反相器使用，則 A、B端的連接方式為A 。B. A或B中有一個接0A . A或B中有一個接1C. A和B并聯(lián)使用D .不能實現(xiàn)6.卜列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（7.A基本RS觸發(fā)器C.主從結(jié)構(gòu)觸發(fā)器邏輯函數(shù) F(A,B,C) = AB+B

23、C+AC'A. F(A,B,C)=匯m(0,2,4)C. F(A,B,C)= Em (0,2,3,4)B.同步RS觸D. SR鎖存器的最小項標(biāo)準(zhǔn)式為（D )。B. F(A,B,C)= Bm(1,5,6,7)D. F(A,B,C)=匯m(3,4,6,7)8.設(shè)計一個把十進(jìn)制轉(zhuǎn)換成二進(jìn)制的編碼器，則輸入端數(shù)A M=N=10B. M=1Q N=2C.M=10,M和輸出端數(shù),N=4N分別為（D. M=1QC )N=39.數(shù)字電路中的工作信號為（BA直流信號C.隨時間連續(xù)變化的電信號B.10. L=AB+C的對偶式為：（A ）1.A A+BC數(shù)字電路中的工作信號為（A.隨時間連續(xù)變化的電信B.(

24、A+B)CBC. A+B+CB.脈沖信號D. ABCC.直流信號2.邏輯符號如圖一所示，當(dāng)輸入A. “1”A =" 0",輸入B. “0”B為方波時,則輸出C.方波F應(yīng)為（C3.邏輯圖和輸入 A, B的波形如圖二所示，分析"0"_TL_TLA>1A=1B圖一）。圖二在t1時刻輸出F為（4.A. “1”圖三邏輯電路為（A,與非門B. “ 0”)。C.任意B.與門C.或門D,或非門5.(邏輯電路如 圖二D ）。圖四所示，輸入 A=0B= 1, C=1,則輸出圖四F1和F2分別為A. F1 =0,F2=0B. F1 =0,F2=1C. Fi=1,F2=1

25、D. F1 =1,F2=06.F =AB+BC+CA 的“與非”邏輯式為（A. F =AB+BC +C AB. F=AB BCCAC. F = AB BC CA7.邏輯電路如圖五所示，其邏輯功能相當(dāng)于一個（ C ）。B. “導(dǎo)或”門C. “與或非”門A. “與”非門圖五8 .與二進(jìn)制數(shù)相應(yīng)的十進(jìn)制數(shù)為（A. 1109 .時序邏輯電路中一定是含（A.觸發(fā)器B.B.C ）。）210）組合邏輯電路C. 17010 .用n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是（B. 2nC.移位寄存器D ）nC. 2D.譯碼器D. 2n-11.已知某電路的真值表如下表所示，則該電路的邏輯表達(dá)式為（A Y =CC. Y = AB CD. Y = BC CABCYABCY00001000001110110100110101111111B. Y =ABC2.三輸入、八輸出譯碼器，對任一組輸入值其有效輸出個數(shù)為（A. 3個B. 8個C.1個D.11個3.JK觸發(fā)器要實現(xiàn)Qn+1=1時，J、K端的取值為（D ）。A. J=0,K=1B. J=0,K=0C.J=1,K=1D.J=1,K=04.邏輯函數(shù)F=A份（A旨B）=（ A ）。A. BB. AC.A- BD.（A 二 B）5.五個D觸發(fā)器構(gòu)成環(huán)