數(shù)電各章基本概念

1、精選優(yōu)質(zhì)文檔-傾情為你奉上數(shù)字電路簡(jiǎn)答題串講第一章1、變化規(guī)律在時(shí)間上和數(shù)量上都是離散是信號(hào)稱為數(shù)字信號(hào)。2、變化規(guī)律在時(shí)間或數(shù)值上是連續(xù)的信號(hào)稱為模擬信號(hào)。3、不同數(shù)制間的轉(zhuǎn)換。4、反碼、補(bǔ)碼的運(yùn)算。5、8421碼中每一位的權(quán)是固定不變的，它屬于恒權(quán)代碼。6、格雷碼的最大優(yōu)點(diǎn)就在于它相鄰兩個(gè)代碼之間只有一位發(fā)生變化。第二章1、邏輯代數(shù)的基本運(yùn)算有與、或、非三種。2、只有決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才發(fā)生。這種因果關(guān)系稱為邏輯與，或稱邏輯相乘。3、在決定事物結(jié)果的諸條件中只要有任何一個(gè)滿足，結(jié)果就會(huì)發(fā)生。這種因 果關(guān)系稱為邏輯或，也稱邏輯相加。4、只要條件具備了，結(jié)果便不會(huì)發(fā)生；而條

2、件不具備時(shí)，結(jié)果一定發(fā)生。這 種因果關(guān)系稱為邏輯非，也稱邏輯求反。5、邏輯代數(shù)的基本運(yùn)算有重疊律、互補(bǔ)律、結(jié)合律、分配律、反演律、還原 律等。舉例說(shuō)明。6、對(duì)偶表達(dá)式的書(shū)寫(xiě)。7、邏輯該函數(shù)的表示方法有：真值表、邏輯函數(shù)式、邏輯圖、波形圖、卡諾圖、硬件描述語(yǔ)言等。8、在n變量邏輯函數(shù)中，若m為包n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項(xiàng)。9、n變量的最小項(xiàng)應(yīng)有2n個(gè)。10、最小項(xiàng)的重要性質(zhì)有： 在輸入變量的任何取值下必有一個(gè)最小項(xiàng)，而且 僅有一個(gè)最小項(xiàng)的值為1；全體最小項(xiàng)之和為1；任意兩個(gè)最小項(xiàng)的乘積為0；具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成

3、一項(xiàng)并消去一對(duì)因子.11、若兩個(gè)最小項(xiàng)只有一個(gè)因子不同，則稱這兩個(gè)最小項(xiàng)具有相鄰性。12、邏輯函數(shù)形式之間的變換。（與或式與非式或非式-與或非式等）13、化簡(jiǎn)邏輯函數(shù)常用的方法有：公式化簡(jiǎn)法、卡諾圖化簡(jiǎn)法、Q-M法等。14、公式化簡(jiǎn)法經(jīng)常使用的方法有：并項(xiàng)法、吸收法、消項(xiàng)法、消因子法、配項(xiàng)法等。15、卡諾圖化簡(jiǎn)法的步驟有：將函數(shù)化為最小項(xiàng)之和的形式；畫(huà)出表示該 邏輯函數(shù)的卡諾圖；找出可以合并的最小項(xiàng)；選取化簡(jiǎn)后的乘積項(xiàng)。16、卡諾圖法化簡(jiǎn)邏輯函數(shù)選取化簡(jiǎn)后的乘積項(xiàng)的選取原則是：乘積項(xiàng)應(yīng)包 含函數(shù)式中所有的最小項(xiàng)；所用的乘積項(xiàng)數(shù)目最少；每個(gè)乘積項(xiàng)包含的因子最少。第三章1.用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)

4、合邏輯運(yùn)算的單元電路稱為門(mén)電路。2.CMOS電路在使用時(shí)應(yīng)注意以下幾點(diǎn)：輸入電路要采用靜電防護(hù)；輸入電路要采取過(guò)流保護(hù)；電路鎖定效應(yīng)的防護(hù)。3.COMS電路的靜電防護(hù)應(yīng)注意以下幾點(diǎn)：采用金屬屏蔽層包裝；無(wú)靜電操作；不用的輸入端不能懸空。 4.CMOS電路的輸入電路過(guò)流保護(hù)措施有：信號(hào)源內(nèi)阻太低時(shí)，在輸入端與信號(hào)源之間串接保護(hù)電阻；輸入端接有大電容時(shí)，在輸入端與電容之間接入保護(hù)電阻；輸入端接長(zhǎng)線時(shí)，在門(mén)電路的輸入端接入保護(hù)電阻。5.目前，應(yīng)用最廣泛的集成門(mén)電路有CMOS和TTL兩大類。6.集成門(mén)電路的外特性包含兩個(gè)內(nèi)容：邏輯功能，即輸入輸出之間的邏輯關(guān)系；外部的電氣特性，包括電壓傳輸特性、輸入特

5、性、輸出特性和動(dòng)態(tài)特性等.第四章 1.根據(jù)邏輯功能的不同特點(diǎn)，可以將數(shù)字電路分成兩大類，一類稱為組合邏 輯電路，另一類稱為時(shí)序邏輯電路。2.組合邏輯電路在邏輯功能上的共同特點(diǎn)是：任意時(shí)刻的輸出僅僅取決于該 時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。3組合邏輯電路在電路結(jié)構(gòu)上的特點(diǎn)是：只包含門(mén)電路，而沒(méi)有存儲(chǔ)（記憶） 單元。4.組合邏輯電路的分析步驟為：根據(jù)邏輯圖，逐級(jí)寫(xiě)出輸入輸入關(guān)系的邏 輯函數(shù)表達(dá)式；利用公式法或卡諾圖法化簡(jiǎn)邏輯函數(shù)；將邏輯函數(shù)式轉(zhuǎn)換為真值表的形式；判明邏輯電路的邏輯功能。5.設(shè)計(jì)組合邏輯電路，就是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)邏輯電路。所謂最簡(jiǎn)就是指：電路所用的

6、器件數(shù)最少、器件的種類最少、而且器件間的連線也最少。6.組合邏輯電路的設(shè)計(jì)步驟為：進(jìn)行邏輯抽象，列真值表；將真值表轉(zhuǎn)換為邏輯函數(shù)表達(dá)式。并加以化簡(jiǎn)；選定器件類型；將邏輯函數(shù)變換為適當(dāng)?shù)男问剑划?huà)邏輯電路圖；工藝設(shè)計(jì)。7.常用的組合邏輯電路包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器、函數(shù)發(fā)生器、奇偶校驗(yàn)器、奇偶發(fā)生器等8.門(mén)電路的兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變的現(xiàn)象稱為競(jìng)爭(zhēng)。有競(jìng)爭(zhēng)現(xiàn)象時(shí)不一定都會(huì)產(chǎn)生尖峰脈沖。9.由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就稱為競(jìng)爭(zhēng)-冒險(xiǎn)。10.消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法有：接入濾波電容、引入選通脈沖、修改邏輯設(shè)計(jì). 第五章1.能夠存儲(chǔ)1位二值信號(hào)的

7、基本單元電路統(tǒng)稱為觸發(fā)器。2.觸發(fā)器必須具備以下兩個(gè)基本特點(diǎn)：具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)；在觸發(fā)信號(hào)的操作下，根據(jù)不同的輸入信號(hào)可以置1或0狀態(tài)。3.由于電路結(jié)構(gòu)形式的不同，觸發(fā)信號(hào)的觸發(fā)方式分為：電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三種。4.根據(jù)觸發(fā)器邏輯功能的不同，觸發(fā)器分為：SR觸發(fā)器、JK觸發(fā)器、D觸 發(fā)器、T觸發(fā)器等。5.電平觸發(fā)方式的特點(diǎn)是：只有當(dāng)CLK變?yōu)橛行щ娖綍r(shí)，觸發(fā)器才能接受輸入信號(hào)，并按照輸入信號(hào)將觸發(fā)器的輸出置成相應(yīng)的狀態(tài)；在CLK=1的全部時(shí)間里，S和R狀態(tài)的變化都可能引起輸出狀態(tài)的改變。6.脈沖觸發(fā)方式的特點(diǎn)是：觸發(fā)器的翻轉(zhuǎn)分兩步動(dòng)作。第一步，在CLK=1期間主觸發(fā)器接收

8、輸入信號(hào)，從觸發(fā)器不動(dòng)；第二步，CLK邊沿到來(lái)時(shí)從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)；在CLK=1的全部時(shí)間里輸入信號(hào)都將對(duì)主觸發(fā)器起控制作用。 7.SR觸發(fā)器的特性表為：（00維持、01置0、10置1、11不定）。8.SR觸發(fā)器的特性方程為：Q*=S+RQ,SR=09、SR觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：10.JK觸發(fā)器的特性表為：（00維持、01置0、10置1、11翻轉(zhuǎn)）。11.JK觸發(fā)器的特性方程為：Q*=JQ+KQ。12.JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：13.T觸發(fā)器的特性表為：（0維持、1翻轉(zhuǎn)）。14.T觸發(fā)器的特性方程為：Q*=TQ+TQ。15.T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：16.D觸發(fā)器的特性表為：（0置0

9、、1置1）。17.D觸發(fā)器的特性方程為：Q* =D。18.D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖為：第六章1.任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)。具備這種邏輯功能特點(diǎn)的電路稱為時(shí)序邏輯電路2.時(shí)序電路在電路結(jié)構(gòu)上有兩個(gè)顯著的特點(diǎn)：第一，時(shí)序電路通常包含組合電路和存儲(chǔ)電路兩個(gè)組成部分，而存儲(chǔ)電路是必不可少的；第二，存儲(chǔ)電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。3.時(shí)序電路中有分同步時(shí)序電路和異步時(shí)序電路。在同步時(shí)序電路中，所有 觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生的。而在異步時(shí)序電路中，觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。4.時(shí)序電路的邏輯功能可以用輸出方程、