一種DSP芯片外圍電路典型設(shè)計(jì)(精)

1、一種 DSP 芯片外圍電路典型設(shè)計(jì)引言DSP 數(shù)字信號處理器）芯片是一種能夠?qū)崟r(shí)快速地實(shí)現(xiàn)各種數(shù)字信號處理算法控 制的微處理器，已經(jīng)在通信與信息系統(tǒng)、信號與處理、自動(dòng)控制、雷達(dá)、航空 航天、醫(yī)療等許多領(lǐng)域得到了廣泛的應(yīng)用。目前生產(chǎn) DSP 芯片的廠家主要有 TI 公司、AD 公司、Motorola 公司等。其中 TI 公司推出的 TMS320C2X 系列是繼 TMS320C2 和 TMA320C5X 之后的一種低價(jià) 格、高性能 16 位定點(diǎn)運(yùn)算 DSP TMS320F20 是 2XX 系列的代表之一，性價(jià)比 高，應(yīng)用廣泛，目前已成為高檔單片機(jī)的理想替代。TMS320F206 勺性能特點(diǎn)如下：指

2、令周期達(dá) 25 ns ;可尋址 64 k 程序空間、64 k 數(shù)據(jù)空間、64 k I /0 空 間以及 32k 全局存儲空間；片內(nèi)集成有 32 kB Flash 存儲器； 32 位算術(shù)邏輯 單元、 32 位累加器、 16 位并行乘法器;豐富的片內(nèi)外設(shè)，可編程等待狀態(tài)發(fā)生 器、鎖相環(huán)、同步串行口、異步串行口等；與 IEEE 1149.1 標(biāo)準(zhǔn)兼容的 JTAG 串 行邏輯掃描電路。DSP 芯片外圍電路設(shè)計(jì)是用好 DSP 芯片最關(guān)鍵的第 1 步。本文以 TMS320F20 為 例介紹 DSP 芯片前向通道和后向通道接口電路、外存存儲器擴(kuò)展等典型的設(shè)計(jì) 思路及方法。1 TMS320F206 前向通道接

3、口AD7677 芯片是 AD 公司新推出的具有 1 MSPS 百萬次采樣每秒）16 位 A/D 轉(zhuǎn)換 芯片。該芯片采用開關(guān)電容式逐次比較結(jié)構(gòu)，其內(nèi)部自帶SHA 采樣保持器）、時(shí)鐘源、 +2.5 V 參考電壓、誤差修正電路、差分輸入以及并行/串行輸出接 口。采用單+5 V 電源供電，正常工作情況下的功耗為 115 mVy關(guān)閉模式下的功 耗僅為 7 卩 W具有高達(dá) 94 dB 的優(yōu)越的動(dòng)態(tài)范圍，INL（積分非線性）最大為 0.5LSB， 無漏碼 DNL （差分非線性）最大為 16 位。 并具有 Warp Normal、Impulse這 3 種可選工作模式。A/ D 轉(zhuǎn)換器采樣的精度取決于參考電壓、

4、布線以及正確的時(shí)序。其中布線主要 是指電源和地、參考電壓的抗干擾性能，電源和地的干擾是造成系統(tǒng)誤差的最 主要原因。對于許多高性能數(shù)據(jù)采集應(yīng)用，為了解決 A/ D 轉(zhuǎn)換器與放大器之間的匹配問 題，AD7677 還可與 AD 公司的 AD8021 運(yùn)算放大器配對使用。AD8021 是為了解決 增益與帶寬性能之間的匹配問題的一種定制補(bǔ)償放大器。TMS320F20 工作于 20 MHz 時(shí)鐘周期。A/D 轉(zhuǎn)換器工作于 Warp 模式，其采樣速 度達(dá)到 1 MSPS 每兩次轉(zhuǎn)換時(shí)間間隔不超過 1 ms，否則會(huì)導(dǎo)致前一轉(zhuǎn)換結(jié)果的 覆蓋丟失。TMS320F20 與 AD7677 接口 電路框圖見圖 1。正常

5、工作狀態(tài)下，當(dāng) DSP 的地址判斷位 A0 為高，且 I /O 口空間選擇信號 IS 以 及瀆選擇信號 RD 同時(shí)為低時(shí)，A/D 的片選信號 CS 及讀請求信號 RD 同時(shí)為 低，即表示A/D 被選中且準(zhǔn)備數(shù)據(jù)轉(zhuǎn)換。由 DSP 的 I /O 口觸發(fā) A/D 轉(zhuǎn)換開始 信號 CNVST(tl),A/D 的引腳 BUSY 呆持高(t2)，即開始數(shù)據(jù)的轉(zhuǎn)換。其工作時(shí) 序如圖 2 所示。2 TMS320F206 后向通道接口單集成芯片 AD669 是 16 位高分辨率、40 ns 高速轉(zhuǎn)換的 A/D 轉(zhuǎn)換器。AD669 數(shù) 據(jù)鎖存采用分段譯碼結(jié)構(gòu)，可減少與數(shù)碼相關(guān)的毛刺，同時(shí)采用雙緩存鎖存結(jié) 構(gòu)，避免

6、了虛假模擬信號的產(chǎn)生。 AD669 內(nèi)部集成隱埋式齊納基準(zhǔn)，10.000 V 基準(zhǔn)最大誤差為土 0.2 %。另外，AD669 具有引腳可定義單極(0 V10 V)、雙 極性(-10 V+10 V)輸出，可實(shí)現(xiàn)增益及零偏調(diào)節(jié)。TMS320F20 工作于 20 MHz 時(shí)鐘周期，外掛 JTAG 仿真口，便于實(shí)時(shí)燒寫、調(diào)試 程序。D/A 轉(zhuǎn)換器工作于邊沿觸發(fā)模式，即 LDAC 與 CS 連接在一起，而 L1 直 接接地，兩級鎖存鏈接成主從結(jié)構(gòu)。TMS320F20 與 AD669 接口 電路框圖見圖 3。工作時(shí)序如圖 4 所示正常工作狀態(tài)下，當(dāng) DSP 的 I /O 空間選擇信號 IS 以及寫選擇信號

7、 WE 其中一個(gè) 由低變高時(shí)，則會(huì)使 D/A 的 LDAC-CS生上升沿(tLOWHtHIGH)，開始同時(shí)更 新兩級鎖存中的數(shù)據(jù)。3 TMS320F206 外部數(shù)據(jù)存儲器擴(kuò)展DSP 芯片通常需要通過外部存儲器來擴(kuò)展數(shù)據(jù)存儲空間。TMS320F20 內(nèi)部集成64 kB 數(shù)據(jù)存儲空間，外部數(shù)據(jù)存儲器可以擴(kuò)展至32 kB 空間。為了使存儲接口速度快，選用 ISSI 公司的高速存儲器 IS61C3216,該數(shù)據(jù)存儲器為 32 kX16 bit 的CMO 靜態(tài) RAM 其讀寫訪問時(shí)間僅為 10 ns。TMS320F20芯片的總線請求信號 BR以及全局存儲器分配寄存器 GRE可以把數(shù) 據(jù)存儲器擴(kuò)展至 32

8、kB 空間。用 2 塊 IS61C3216, 一組作為局部數(shù)據(jù)存儲器，另 一組作為全局?jǐn)?shù)據(jù)存儲器，地址共用8000hFFFFh 其擴(kuò)展電路框圖如圖 5 所示。當(dāng) GREG=xxOO 時(shí)， 8000hFFFFh 地址區(qū)域被配置為局部數(shù)據(jù)存儲器， 此時(shí)，BR=1RAM 禁止訪問，RAM 兩個(gè)使能信號打開，選中 RAM?當(dāng) CREG=xx80h 時(shí)，8000hFFFFh 被配置為全局?jǐn)?shù)據(jù)存儲器，此時(shí)，BR=0 RAM1 被禁止局部數(shù) 據(jù)存儲器將不能訪問。通過外部存儲器擴(kuò)展，TMS320F20 具有 64 kB 的局部數(shù)據(jù)存儲器空間，用來存 放指令使用的數(shù)據(jù)； 32 kB 的全局?jǐn)?shù)據(jù)存儲器空間，用來存放與其他處理器共 用的數(shù)據(jù)。4 結(jié)束語本文以 TMS320F20 為例闡述了 DSP 芯片前向通道、后向通道接口電路的設(shè)計(jì)思 路及方法。在系統(tǒng)資源受到限制或設(shè)計(jì)需要的