存儲器系統(tǒng)課件

1

存儲器系統(tǒng)

25-1概述一、存儲器的分類1、按工作性質(zhì)分類內(nèi)部存儲器作用：用于存儲當(dāng)前運行所需要的程序和數(shù)據(jù)，和CPU直接交換信息。特點：容量小，工作速度高。外部存儲器作用：用于存放當(dāng)前不參加運行的程序和數(shù)據(jù)，一般和內(nèi)存交換信息。特點：容量大，存取速度較慢。32、半導(dǎo)體存儲器的分類半導(dǎo)體存儲器讀寫存儲器RAM只讀存儲器R0M雙極型RAM金屬氧化物（MOS）RAM存取速度快；與MOSRAM相比集成度低，功耗大，價格高靜態(tài)讀寫存儲器（SRAM）動態(tài)讀寫存儲器（DRAM）掩模工藝ROM一但寫入不能改變，成本較低。可一次編程ROM可寫入一次可擦去PROMEPROM可用紫外線擦除EEPROM用電可擦除速度較快幾十—幾百ns，集成度較高，價格較便宜。速度較快幾十—幾百ns，集成度很高，價格低，需動態(tài)刷新。4二、存儲器的主要性能指標(biāo)1、存儲容量

存儲單元×每個存儲單元可存位數(shù)例：6264SRAM

的存儲容量為8K×8bit即8K個字節(jié)。NMC41257

的存儲容量為256K×1bit即32K個字節(jié)。2、存取時間3、可靠性MTBF（平均故障間隔時間）4、功耗5、價格55-2隨機存儲器（RAM）一、靜態(tài)隨機存儲器（SRAM）用途：主要用于小容量的存儲系統(tǒng)中典型芯片：6116（2K×8bit），6264（8K×8bit），62256（32K×8bit）等。6264采用CMOS工藝制造，28引腳封裝，容量為8KB。6264引腳圖封裝及引腳

A0～A12地址輸入，213=8192=8K

D0～D7雙向數(shù)據(jù)線

WE寫允許信號

OE

讀允許信號

CS1CS2片選信號62649(a)8K×8SRAM引腳圖NCA4A5A6A7A8A9A10A11A12I/O1I/O2I/O3GND1234567810111213142028272625242322211918171615VCCCS2A3A2A1A0I/O8I/O7I/O6I/O5I/O4WEOE1CS1、6264存儲芯片的引線及其功能6264的外部結(jié)構(gòu)表5-1SRAM6264真值表CS1CS2OEWE工作方式I/O線狀態(tài)1×0000×01111××1010××1100未選中(掉電)未選中(掉電)輸出禁止讀寫寫高阻高阻高阻DOUTDINDIN82、6264工作過程6264寫操作時序：在芯片的A12~A0上加上要寫入單元的地址；在D7~D0上加上要寫入的數(shù)據(jù)；使CS1和CS2同時有效；在WE上加上有效的低電平，OE無效高電平。A12~A0CS1CS2WED7~D096264的工作過程3、連接使用芯片的選片信號是由高位地址和控制信號譯碼形成的，由它們來決定芯片在內(nèi)存的地址范圍。1）全地址譯碼方式每一個存儲單元唯一地占據(jù)內(nèi)存空間的一個地址。地址線全部參預(yù)了譯碼。低位地址（A0—A12）經(jīng)片內(nèi)部譯碼可以決定芯片內(nèi)部的每一個單元，高位地址（A19—A13）利用譯碼器來決定將芯片放置在內(nèi)存空間的什么位置上。10全地址譯碼例所接芯片的地址范圍

F0000H~F1FFFHA19A18A17A16A15A14A13&16264CS1112）部分地址譯碼方式只有部分高地址線參預(yù)譯碼，參加譯碼的高位地址愈少，譯碼電路愈簡單則同一芯片所占的內(nèi)存地址就愈多，這種譯碼方式的譯碼器電路比較簡單，但會破壞地址空間的連續(xù)性并減少了總的地址空間。部分地址譯碼例兩組地址：

F0000H~F1FFFHB0000H~B1FFFHA19A17A16A15A14A13&16264CS1應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH使用74LS138譯碼器構(gòu)成譯碼電路應(yīng)用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY015例5-1用存儲芯片SRAM6116構(gòu)成一個4KB的存儲器。要求其地址范圍在78000H~78FFFH之間。分析：6116為2K*8bit的存儲芯片地址范圍對應(yīng)的存儲空間為4KB，所以需要2片6116采用全譯碼方式，使用1片74LS138P2056116101234567891112132423222120191817161514VCCA8A9W/ROEA10CSD7D6D5D4D3GNDD2D1D0A1A2A3A4A5A6A7A016例5-2用8256存儲芯片構(gòu)成1MB的存儲器。分析：8256為256K*8bit的存儲芯片構(gòu)成1MB的存儲器，需要4片8256采用全譯碼方式，使用1片74LS138P2065.2.2動態(tài)隨機存儲器DRAM特點：存儲元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲的信息不穩(wěn)定，故DRAM芯片需要定時刷新讀出放大器D位線(數(shù)據(jù)線)CDV1C字選線單管動態(tài)存儲電路典型DRAM芯片2164ARAS：行地址選通信號。用于鎖存行地址CAS：列地址選通信號地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=O數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出WE：寫允許信號2164外部引腳典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來確定一個單元行列地址分時傳送，共用一組地址信號線地址信號線的數(shù)量僅為同等容量SRAM芯片的一半A0A1A2A3A4X

譯

碼

驅(qū)

動132...控制

電路I/O電路輸出

驅(qū)動輸出A5A6A7A8A92313232＝1024

存儲單元...123132Y譯碼輸入讀/寫片選RAM組成示意圖RAM的組成：工作過程數(shù)據(jù)讀出

2164的數(shù)據(jù)讀出時序圖23數(shù)據(jù)寫入

DRAM2164的數(shù)據(jù)寫入時序圖

24刷新將存放于每位中的信息讀出再照原樣寫入原單元的過程——刷新DRAM芯片的刷新時序圖

2164A在系統(tǒng)中的連接三、存儲器擴展技術(shù)位擴展字?jǐn)U展字位擴展用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間，它們在整個內(nèi)存中占據(jù)不同的地址范圍，任一時刻僅有一片（或一組）被選中——存儲器的擴展。位擴展存儲器的存儲容量等于：

單元數(shù)×每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長時，就要進行位擴展，使每個單元的字長滿足要求字節(jié)數(shù)字長位擴展例用8片2164A芯片構(gòu)成64KB存儲器LS158A0~A7A8~A152164A2164A2164ADBABD0D1D7A0~A7位擴展方法：將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出位擴展特點：存儲器的單元數(shù)不變，位數(shù)增加字?jǐn)U展地址空間的擴展。芯片每個單元中的字長滿足，但單元數(shù)不滿足擴展原則：每個芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實現(xiàn)每個芯片占據(jù)不同的地址范圍字?jǐn)U展例用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲器兩片芯片的地址范圍分別為：20000H～2FFFFH和30000H～3FFFFH。

字位擴展根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)進行位擴展以滿足字長要求進行字?jǐn)U展以滿足容量要求若已有存儲芯片的容量為L×K，要構(gòu)成容量為M×N的存儲器，需要的芯片數(shù)為：（M/L）×（N/K）字位擴展例用32Kb芯片構(gòu)成256KB的內(nèi)存例5-5用2164構(gòu)成容量為128KB的內(nèi)存。需要8X8=64片345.3只讀存儲器（ROM）一、可擦除可編程ROM（EPROM）典型EPROM芯片實例

EPROM芯片有多種型號，常用的有：2716(2K×8)、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）等。下面以2764（8K×8）芯片為例說明EPROM的性能和工作方式。351、2764的引線（8K×8）36372764讀方式的時序38編程方式在編程方式下，只要將VPP接25V電壓（不同型號芯片所加電壓不同，有的芯片僅須加12.5V電壓，加得不正確會燒壞芯片，應(yīng)注意器件說明），VCC加＋5V電壓，CE端和OE端為高電平，從地址線A12～A1端輸入需要編程的單元地址，從數(shù)據(jù)線D7～D0上輸入編程數(shù)據(jù)，在PGM端加入編程脈沖，寬度為50ms，幅度為TTL高電平，便可實現(xiàn)編程（寫入）功能。應(yīng)注意，必須在地址和數(shù)據(jù)穩(wěn)定之后，才能加入編程脈沖。39EPROM編程器由于對EPROM編程時，每寫入一個字節(jié)都需要加50ms寬的PGM脈沖電流，編程速度太慢，而且容量越大，編程速度越慢。為此，Intel公司開發(fā)了一種新的編程方法，比標(biāo)準(zhǔn)方法快5～6倍，按照這一新的編程思路，人們開發(fā)了多種型號的EPROM編程器，所以，目前對EPROM編程都使用專門的編程器。40二、電可擦除可編程ROM（EEPROM）

特點：可在線編程寫入掉電后內(nèi)容不丟失電可擦除41EEPROM98C64AREADY/BUSYWE8K×8bit芯片13根地址線（A0~A12）8位數(shù)據(jù)線（D0~D7）輸出允許信號（OE）寫允許信號（WE）選片信號（CE）狀態(tài)輸出端（READY/BUSY）工作方式數(shù)據(jù)讀出編程寫入擦除字節(jié)寫入：每一次BUSY=0寫入一個字節(jié)自動頁寫入：每一次BUSY=0寫入一頁（1~32字節(jié)）字節(jié)擦除：一次擦除一個字節(jié)片擦除：一次擦除整片EEPROM的應(yīng)用可通過編寫程序?qū)崿F(xiàn)對芯片的讀寫，但每寫入一個字節(jié)都需判斷READY/BUSY

端的狀態(tài)，僅當(dāng)該端為高電平時才可寫入下一個字節(jié)44例5-6，將一片98C64A接到系統(tǒng)總線上，使其地址范圍在3E000H~3FFFFH之間。并編寫程序?qū)⑿酒兴写鎯卧獙懭?6H分析1、硬件連接：根據(jù)存儲空間，確定芯片數(shù)量；根據(jù)地址范圍設(shè)計譯碼電路，連接引線2、軟件：采用延時方式采用查詢方式45程序1：延時等待方式START： MOVAX，3E00H MOVDS，AX MOVSI，0 MOVCX，2000H MOVAL，66HAGAIN： MOV[SI]，AL CALLTDELAY20MS INCSI LOOPAGAIN HLT46程序2：用查詢（READY/BUSY）方式START： MOVAX，3E00H MOVDS，AX MOVSI，0 MOVCX，2000H MOVBL，66HAGAIN： MOVDX，02E0HWAIT： INAL，DX TESTAL，01H JZWAIT MOV[SI]，BL INCSI LOOPAGAIN HLT三、閃存FLASH特點：通過向內(nèi)部控制寄存器寫入命令的方法來控制芯片的工作方式編程速度快，掉電后內(nèi)容不丟失。工作方式數(shù)據(jù)讀出編程寫入：擦除讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護字節(jié)擦除，塊擦除，片擦除擦除掛起5.4高速緩存（Cache)了解：Cache的基本概念基本工作原理命中率Cache的分級體系結(jié)構(gòu)Cache的基本概念由于CPU與主存之間在執(zhí)行速度上存在較大的差異，為提高CPU的效率，并考慮到價格因素，基于程序的局部性原理，在CPU與主存之間增加的高速緩沖存儲器——Cache技術(shù)Cache的工作原理CPUCache主存DBCache的命中率Cache與內(nèi)存的空間比一般為：1

128CPU讀取指令或數(shù)據(jù)時首先在Cache中找，若找到則“命中”，否則為“不命中”。命中率影響系統(tǒng)的平均存取速度系統(tǒng)的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率Cache的讀寫操作讀操作寫操作貫穿讀出式旁路讀出式寫穿式回寫式貫穿讀出式CPUCache主存CPU對主存的所有數(shù)據(jù)請求都首先送到Cache，在Cache中查找。若命中，則切斷CPU對主存的請求，并將數(shù)據(jù)送出；如果不命中，則將數(shù)據(jù)請求傳給主存旁路讀出式CPU向Cache和主存同時發(fā)出數(shù)據(jù)請求。如果命中，則Cache將數(shù)據(jù)回送給CPU，并同時