數(shù)字電子技術(shù)-邏輯門電路.ppt

1、邏輯門電路,引 言,實現(xiàn)邏輯函數(shù)的實際基本器件集成邏輯門電路。掌握門電路的邏輯功能和熟悉它們的電氣特性，是學(xué)習(xí)數(shù)字邏輯的基本要求。 本章分為兩個層次介紹，第一層次先介紹門電路的邏輯功能和應(yīng)用，基本開關(guān)器件（二極管、三極管、COMS）的開關(guān)特性，熟悉器件的外部特性。 第二層次關(guān)注門電路內(nèi)部結(jié)構(gòu)、工作原理和電氣特性，對于數(shù)字系統(tǒng)設(shè)計來說，能保證系統(tǒng)工作正確和可靠。,引 言,熟悉基本開關(guān)器件（二極管、三極管、COMS）的開關(guān)特性，這是門電路的工作基礎(chǔ)。 在學(xué)習(xí)門電路時，注重門電路的邏輯功能和應(yīng)用，掌握常用器件類型的外部特性。對其內(nèi)部電路只作一般介紹。,數(shù)字電路中，高、低電平均是一個許可范圍。,邏輯電

2、平,正邏輯： 高電平邏輯1； 低電平邏輯0,半導(dǎo)體二極管：最基本的開關(guān)元件。,半導(dǎo)體二極管的理想開關(guān)特性,在數(shù)字電路中最常用的是開關(guān)二極管。 基本特性：單向?qū)щ娦浴?外加正向電壓導(dǎo)通；外加反向電壓截至,符號：,uD ,正極,負極,?,5V,-5V,實物圖,(1)加正向電壓VF時，二極管導(dǎo)通，管壓降VD可忽略。二極管相當(dāng)于一個閉合的開關(guān)。,二極管的靜態(tài)特性,半導(dǎo)體二極管的理想開關(guān)特性,(2)加反向電壓VR時，二極管截止，反向電流IS可忽略。二極管相當(dāng)于一個斷開的開關(guān)。,半導(dǎo)體二極管的理想開關(guān)特性,0V,理想二極管伏安特性,實際的硅二極管正向?qū)〞r，存在一個0.7V的門檻電壓（鍺二極管為0.3V)

3、,其伏安特性曲線為：,半導(dǎo)體二極管的實際開關(guān)特性,0.7V,實際硅二極管伏安特性,UD=0.7V （無能源輸出）,可見，二極管在電路中表現(xiàn)為一個受外加電壓vi控制的開關(guān)。當(dāng)外加電壓vi為一脈沖信號時，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。這個轉(zhuǎn)換過程就是二極管開關(guān)的動態(tài)特性。,半導(dǎo)體二極管的開關(guān)特性,用軟件演示二極管開關(guān)特性,二極管與門電路,F=AB,二極管或門電路,F=A+B,半導(dǎo)體三極管的開關(guān)特性,初步認識三極管,雙極型三極管（BJT）,分類： 根據(jù)制作結(jié)構(gòu)分為NPN型和PNP型； 根據(jù)制作材料分為硅材料和鍺材料。,三極管的三個極：發(fā)射極（e）、基極（b）、集電極（c）,

4、三極管有兩個PN結(jié)：發(fā)射結(jié)（ej）、集電結(jié)（cj）,半導(dǎo)體三極管的開關(guān)特性,半導(dǎo)體三極管的開關(guān)特性,截止?fàn)顟B(tài),飽和狀態(tài),三極管工作在開關(guān)狀態(tài)的等效電路,vi,vi,vo,vo,三極管反相器工作狀況,三極管反相器（非門）的工作情況,二極管與門/或門電路的缺點,（1）在多個門串接使用時，會出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。 （2）負載能力差。,0.7V,1.4V,解決辦法： 將二極管與門（或門）電路和三極管非門電路組合起來。,F,DTL與非門電路,工作原理： （1）當(dāng)A、B、C全接為高電平5V時，二極管D1D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通， VL=0.3V，即輸出低電平。 （2）A、B

5、、C中只要有一個為低電平0.3V時，則VP1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。 所以該電路滿足與非邏輯關(guān)系，即：,F,DTL與非門電路,工作原理： （1）當(dāng)A、B、C全接為高電平5V時，二極管D1D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通， VL=0.3V，即輸出低電平。 （2）A、B、C中只要有一個為低電平0.3V時，則VP1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。 所以該電路滿足與非邏輯關(guān)系，即：,F,TTL邏輯門電路,引子：,TTL與非門的基本結(jié)構(gòu),TTL與非門的邏輯關(guān)系分析,1、輸入全為高電平3.6V時。 T2、T3飽和導(dǎo)

6、通，,實現(xiàn)了與非門的邏 輯功能之一： 輸入全為高電平時， 輸出為低電平。,由于T2飽和導(dǎo)通，VC2=1V。,T4和二極管D都截止。,由于T3飽和導(dǎo)通，輸出電壓為： VO=VCES30.3V,該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。,2、輸入有低電平0.3V 時。,實現(xiàn)了與非門的邏輯 功能的另一方面： 輸入有低電平時， 輸出為高電平。,忽略流過RC2的電流，VB4VCC=5V 。,由于T4和D導(dǎo)通，所以： VOVCC-VBE4-VD =5-0.7-0.7=3.6（V）,綜合上述兩種情況，該電路滿足與非的邏輯功能，即：,或非門,與或非門,74LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個

7、4輸入與非門。,集成門電路舉例,74LS04內(nèi)含6個反相器， 74LS02內(nèi)含4個2輸入或非門。,集成門電路舉例,74LS51內(nèi)含2個4-2輸入與或非門,集成門電路舉例,TTL系列集成電路,74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進得到

8、的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。,TTL系列集成電路,74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列基礎(chǔ)上改進得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進得到的，其典型電路與非門的平

9、均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。, MOS管分類, 工作區(qū),TTL: 截止 放大 飽和,CMOS: 截止 飽和 非飽和,相當(dāng)開關(guān)電路: 斷開 接通,CMOS門電路,MOS是金屬-氧化物-半導(dǎo)體場效應(yīng)管的簡稱,PMOS管,NMOS管,VGSVTP 時導(dǎo)通,取:VTP =2V,VGSVTN 時導(dǎo)通,取:VTN =2V,即:|VGS | |VTP |= 2V 時導(dǎo)通,MOS管的開關(guān)特性,柵極,源極,漏極,CMOS反相器,漏極相連做輸出端,柵極相連做輸入端,電路,A=1,V=0V 即F0,工作原理,設(shè)VDD10V，

10、A1時，VA10V A0時，VA0 V,VgsP=0 V,VgsN=10 V,CMOS反相器,A=0,V=10V 即F1,設(shè)VDD10V，A1時，VA10V A0時，VA0 V,VgsP=10 V,VgsN=0 V,CMOS反相器,CMOS與非門,CMOS與非門電路,負載管并聯(lián),驅(qū)動管串聯(lián),A=0,B=0:,設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,VN1、VN2：截止,VP1、VP2：導(dǎo)通,F=1,0,0,1,設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,0,1,1,A=0,B=0:,VN1、VN2：截止,VP1、VP2：導(dǎo)通,F=1,A=0,

11、B=1:,VN2、VP1：截止,VN1、VP2：導(dǎo)通,F=1,設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,1,0,1,A=1,B=0:,F=1,設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,1,1,0,A=1,B=1:,F=0,A=1,B=0:,F=1,CMOS或非門,電路：,負載管串聯(lián),驅(qū)動管并聯(lián),設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,A=0,B=0:,VP1、VP2：導(dǎo)通,F=1,VN1、VN2：截止,0,0,1,設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,0,1,0,A=0,B=1:,VN

12、1、VP2：截止,VP1、VN2：導(dǎo)通,F=0,設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,1,0,0,A=1,B=0:,F=0,VP1、VN2：截止,VN1、VP2：導(dǎo)通,設(shè)VDD10V，AB1時，VAVB10V AB0時，VAVB0 V,1,1,0,A=1,B=0:,VP1、VN2：截止,VN1、VP2：導(dǎo)通,F=0,邏輯關(guān)系:,CMOS或非門,TTL門使用注意事項,一、電源電壓及電源干擾的消除 電源電壓的變化對54系列應(yīng)滿足5v10%。對74系列應(yīng)滿足5v5%的要求。,二、輸出端的連接：避免“線與”連接,三、閑置輸入端的處理,（1）對于與非門的閑置輸入端可直接接電

13、源電壓VCC，或通過110k的電阻接電源VCC。,（2）如前級驅(qū)動能力允許時，可將閑置輸入端與有用輸入端并聯(lián)使用。,（3）在外界干擾很小時，與非門的閑置輸入端可以剪斷或懸空，但不允許接 開路長線，以免引入干擾而產(chǎn)生邏輯錯誤。,（4）或非門不使用的閑置輸入端應(yīng)接地，對與或非門中不使用的與門至少有一個輸入端接地。,二、閑置輸入端的處理 1、閑置輸入端不允許懸空。 2、對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對于或門和或非門，閑置輸入端應(yīng)接地或低電平。 3、閑置輸入端不宜與使用輸入端并聯(lián)使用，因為這樣會增大輸入電容。從而使電路的工作速度下降。但在工作速度很低的情況下，允許輸入端并聯(lián)使用。,一

14、、電源電壓 1、CMOS電路的電源電壓極性不可接反，否則，可能會造成電路永久性失效。 2、CC400系列的電源電壓可在315V的范圍內(nèi)選擇，但最大不允許超過極限值18V。電源電壓選擇得越高，抗干擾能力越強。 3、高速CMOS電路，HC系列的電源電壓可在26V的范圍內(nèi)選用，HCT系列的電源電壓在4.55.5V的范圍內(nèi)選用。但最大不允許超過極限值7V。 4、在進行CMOS電路實驗，或?qū)MOS數(shù)字系統(tǒng)進行調(diào)試、測量時，應(yīng)先接入直流電源，后接信號源；使用結(jié)束時，應(yīng)先關(guān)信號源，后關(guān)直流電源。,CMOS門的使用注意事項,四、其他注意事項 1、焊接時，電烙鐵必須接地良好，必要時，可將電烙鐵的電源插頭拔下，利用余熱焊接。 2、集成電路在存放和運輸時，應(yīng)放在導(dǎo)電容器或金屬容器內(nèi)。 3、組裝、調(diào)試時，應(yīng)使所有的儀表、工作臺等有良好的接地。,三、