集成電路復(fù)習(xí)題.doc

1.集成電路的發(fā)展遵循了什么定律？簡述集成電路設(shè)計流程。說明版圖設(shè)計在整個集成電路設(shè)計中所起的作用。答：摩爾定律：集成電路的集成度，即芯片上晶體管的數(shù)目，每隔18個月增加一倍或者每3年翻兩番。版圖設(shè)計的作用1、滿足電路功能性能指標(biāo)質(zhì)量要求2、盡可能節(jié)省面積以提高集成度，降低成本3、盡可能縮短連線，以減少復(fù)雜度，縮短時間，改善可靠性；2、（1）集成電路設(shè)計方法的種類主要有哪些？（2）名詞解釋：ASIC、SOC、DSP、HDL等常見縮寫 答：（1）全制定設(shè)計方法，半制定設(shè)計方法，標(biāo)準(zhǔn)單元設(shè)計方法，通用單元設(shè)計方法，可編程邏輯電路設(shè)計方法。（2）ASIC（Application Specific Intergrated Circuits）專用集成電路：指特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路 SOC(System On Chip)系統(tǒng)及芯片、片上系統(tǒng)：指它是一個產(chǎn)品、是一個有專用目標(biāo)的集成電路，其中包括完整系統(tǒng)并有嵌入軟件的全部內(nèi)容 DSP（Digital Signal Processing）數(shù)字信號處理：是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科 HDL(Hardware Description Language)硬件描述語言：指對硬件電路進(jìn)行行為描述、寄存器傳輸描述或者結(jié)構(gòu)化描述的一種新興語言3、（1）描述多晶硅在CMOS工藝中所起的基本作用。 （2）假定某材料的方塊電阻值為10 ，電阻的長度為30 m，寬度為10 m，該電阻阻值為多少？如果其他條件不變，長度變?yōu)?5 m，則該電阻的阻值又是多少？ 答：（1）多晶硅有著與單晶硅相似的特性，并且其特性可隨結(jié)晶度與雜質(zhì)原子的改變而改變。在MOS及雙極型器件中，多晶硅可用來制作柵極、源極與漏極的歐姆接觸、基本連線、薄PN結(jié)的擴(kuò)散源、高值電阻等。（2）R=Rs*L/W(Rs為方塊電阻，L為長度，W為寬度)4、 SOI材料是怎樣形成的，有何特點？肖特基接觸和歐姆型接觸各有什么特點？答：SOI絕緣體上硅，可以通過氧隔離或者晶片粘結(jié)技術(shù)完成。特點：電極與襯底之間寄生電容大大減少，器件速度更快，功率更低肖特基接觸特點：阻擋層具有類似PN結(jié)的伏安特性。歐姆型接觸特點：載流子可以容易地利用量子遂穿效應(yīng)相應(yīng)自由傳輸。5、 討論半導(dǎo)體工藝中摻雜的作用，舉出兩種摻雜方法，并比較其優(yōu)缺點。答：摻雜的目的是改變半導(dǎo)體的導(dǎo)電類型，形成N型或P型層，以形成雙極型晶體管及各種二極管的PN結(jié)，或改變材料的電導(dǎo)率。兩種摻雜方法：熱擴(kuò)散摻雜和離子注入法。與熱擴(kuò)散相比，離子注入法的優(yōu)點如下：1.摻雜的過程可通過調(diào)整雜質(zhì)劑量與能量來精確控制雜質(zhì)分布。2.可進(jìn)行小劑量的摻雜。3.可進(jìn)行極小深度的摻雜。 4.較低的工業(yè)溫度，故光刻膠可用作掩膜。5.可供摻雜的離子種類較多，離子注入法也可用于制作隔離島。缺點：價格昂貴，大劑量注入時，半導(dǎo)體晶格會遭到嚴(yán)重破壞且難以恢復(fù)6、 寫出晶體外延的意義，列出三種外延生長方法，并說明各自的優(yōu)缺點。給出光刻的作用，光刻有哪兩種曝光方式。外延意義：用同質(zhì)材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層。 外延方法:液態(tài)生長，氣相外延生長，金屬有機(jī)物氣相外延生長（1）液態(tài)生長：最簡單最廉價的外延生長方法，但其外延層的質(zhì)量不高（2）氣相外延生長：技術(shù)成熟，能很好地控制薄膜厚度、雜質(zhì)濃度和晶體完整性，但對外延層摻雜情況的控制比較難。（3）金屬有機(jī)物氣相外延生長：MOVPE與其它VPE不同之處在于它是一種冷壁工藝，只要將襯底控制到一定溫度就行了。光刻作用：把掩膜上的圖形轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。 曝光方式有接觸與非接觸兩種。7、 簡述雙阱CMOS工藝的基本工藝流程。答：（1）襯底準(zhǔn)備：襯底氧化，生長Si3N4. （2）光刻P阱，形成阱版：在P阱區(qū)腐蝕Si3N4.，P阱注入。(3)去光刻膠，P阱擴(kuò)散并生長SiO2。(4)腐蝕Si3N4，N阱注入并擴(kuò)散。(5)有源區(qū)襯底氧化：生長Si3N4，有源區(qū)光刻和腐蝕，形成有源區(qū)版。（6）N管場注入光刻（7）場區(qū)氧化：有源區(qū)Si3N4和SiO2腐蝕，柵氧化，溝道摻雜（閾值電壓調(diào)節(jié)注入）。（8）多晶硅淀積、摻雜、光刻和腐蝕，形成多晶硅版。（9）NMOS管光刻和注入硼，形成 N+版。（10）PMOS管光刻和注入磷，形成P+版。（11）硅片表面生長SiO2薄膜。（12）接觸空光刻，接觸孔腐蝕。（13）淀積鋁，形成鋁連線。8、（1）MOSFET的飽和電流主要取決于哪些參數(shù)？答：飽和電流取決于柵極寬度W，柵極長度L，柵-源之間壓降，閾值電壓，氧化層厚度，氧化層介電常數(shù) （2）什么是MOS器件的體效應(yīng)？請指出 答：由于襯底與源端未連接在一起，而引起的閾值電壓的變化叫做體效應(yīng)。（3）版圖中有源區(qū)接觸孔、多晶硅接觸孔和通孔的作用各是什么？有源區(qū)接觸孔:用來連接第一層金屬和N+或P+區(qū)域,在版圖設(shè)計中有源區(qū)接觸孔的形狀通常是正方形 通孔:用于相鄰兩金屬層的連接，其形狀也是正方形多晶硅接觸孔：用來連接第一層金屬和多晶硅柵，其形狀通常也是正方形9.討論MOSFET的基本結(jié)構(gòu)。討論MOSFET的閾值電壓及其影響因素。 答:MOSFET由兩個PN結(jié)和一個MOS電容組成；閾值電壓就是將柵極下面的Si表面從P型Si變成N型Si所必要的電壓。影響它的因素有4個：材料的功函數(shù)之差，SiO2層中可以移動的正離子的影響，氧化層中固定電荷的影響，面勢阱的影響。10畫出電阻的高頻等效電路。集成電路電路級模擬的標(biāo)準(zhǔn)工具是什么軟件，能進(jìn)行哪些性能分析？答：集成電路電路級模擬的標(biāo)準(zhǔn)工具是SPICE可以進(jìn)行：1.直流工作點分析2.直流掃描分析3.小信號傳輸函數(shù)4.交流特性分析5.直流或小信號交流靈敏度分析6.噪聲分析7.瞬態(tài)特性分析8.傅里葉分析9.失真分析10.零極點分析11 信號線的版圖設(shè)計準(zhǔn)則有哪些？集成電路封裝工藝基本流程有哪些？答：版圖設(shè)計準(zhǔn)則:（1）匹配設(shè)計，（2）抗干擾設(shè)計，（3）寄生優(yōu)化設(shè)計，（4）可靠性設(shè)計；一般信號線用第一層金屬，信號線交叉的地方用第二層金屬, 對高頻信號，盡量減少寄生電容的干擾，對直流信號，盡量利用寄生電容來旁路掉直流信號中的交流成分從而穩(wěn)定直流。第一層金屬和第二層金屬之間，第二層金屬和第三層金屬之間均會形成電容.封裝工藝流程：對晶圓進(jìn)行劃片分類管芯鍵合引線壓焊密封管殼焊接塑封測試。12、（1）版圖設(shè)計規(guī)則中的基本幾何關(guān)系主要包括哪幾種，試畫圖說明？（2）電源線的版圖設(shè)計準(zhǔn)則有哪些？（3）某電阻需要通過100微安電流，該電阻寬2微米，如果它的電流密度值為0.12毫安/微米，試通過計算判斷該電阻能否可靠工作。答：（1）設(shè)計規(guī)則主要包括各層的最小寬度、層與層之間的最小間距以及最小交疊等。1.最小寬度指封閉幾何圖形的內(nèi)邊之間的距離2.最小間距:間距指各幾何圖形外邊界之間的距離3.最小交疊:交迭有兩種形式：a)一幾何圖形內(nèi)邊界到另一圖形的內(nèi)邊界長度(overlap)b)一幾何圖形外邊界到另一圖形的內(nèi)邊界長度(extension（2）電源線和地線應(yīng)盡可能地避免用擴(kuò)散區(qū)和多晶硅布線，特別是通過較大電流的那部分電源線和地線；禁止在一條鋁布線的長信號下平行走過另一條用多晶硅或擴(kuò)散區(qū)布線的長信號線；壓點離開芯片內(nèi)部圖形的距離不應(yīng)少于20微米。 (3) 13.給出下列布爾表達(dá)式的全互補(bǔ)CMOS電路。試分別指出NMOS傳輸門和PMOS傳輸門傳輸“0”和“1”邏輯各有何特點。答:當(dāng)NMOS傳輸門用作開關(guān)以傳輸邏輯信號時，傳輸“0”邏輯將是理想的。傳輸“1”邏輯則不理想，因為電平是蛻化的當(dāng)PMOS傳輸門用作開關(guān)傳輸邏輯信號時,傳輸“1”邏輯, 將是理想的.傳輸“0”邏輯, 不是理想的. 因為電平是蛻化的,14.畫出CMOS標(biāo)準(zhǔn)反相器的電路圖，并簡要說明是如何實現(xiàn)反相功能的。并畫出兩輸入CMOS或非門的電路圖。反相功能的實現(xiàn):輸入為1時,則NMOS導(dǎo)通，PMOS不導(dǎo)通，輸出為0.輸入為0時,則NMOS不導(dǎo)通，PMOS導(dǎo)通，輸出為1. 15、在CMOS工藝中P型襯底和N阱應(yīng)該做怎樣的連接？某大尺寸NMOS晶體管，如果將其拆分成并聯(lián)的晶體管，應(yīng)該采取什么樣的版圖設(shè)計措施比較妥當(dāng)？答:對于NMOS管，我們應(yīng)當(dāng)充分保證其襯底接地，而PMOS管應(yīng)當(dāng)保證其襯底充分接高電平，特別MOS管流過大電流時，應(yīng)該在管子周圍形成隔離環(huán)進(jìn)行保護(hù)16、假設(shè)需要一個能承受12毫安電流的電阻，其大小為50歐姆，并且要求其對工藝變化不敏感。有三個選擇：多晶硅：電流密度為0.27 mA/m，薄層電阻率為225 /；N阱：電流密度為0.72 mA/m，薄層電阻率為870 /；擴(kuò)散電阻：電流密度為0.93 mA/m，薄層電阻率為1290 /。請通過計算出這三種電阻的寬度和長度，并根據(jù)計算結(jié)果判斷，哪一個電阻能夠滿足我們的要求？選擇的理由是什么？17、全互補(bǔ)CMOS電路的缺點主要是什么？作為對它的改進(jìn)，偽NMOS邏輯電路的優(yōu)點是什么？答:全互補(bǔ)CMOS電路的缺點是管子數(shù)太多。偽NMOS電路的最大優(yōu)點是： (1)管子數(shù)少。若組合邏輯共有k個輸入變量，則偽NMOS邏 輯只需要k+1個管 子，同 NMOS電路一樣，比標(biāo)準(zhǔn)的CMOS要少得多。(2)輸入電容也同NMOS一樣，是CMOS電路的一半。(3)靜態(tài)功耗也同NMOS一樣，因為P管總是導(dǎo)通的，很象耗盡管負(fù)載，有直通電流。而CMOS則是沒有的。18、（1）何謂靜態(tài)恢復(fù)邏輯電路？如何理解靜態(tài)和恢復(fù)邏輯電路？（2）與N