關(guān)于單片機(jī)脈沖信號(hào)源的CPLD實(shí)現(xiàn)方法

1、關(guān)于單片機(jī)脈沖信號(hào)源的cpld實(shí)現(xiàn)方法產(chǎn)生的脈沖信號(hào)源因?yàn)槭强寇浖?shí)現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、命令數(shù)和命令執(zhí)行周期的限制。文中介紹了一種以為核心的脈沖信號(hào)源，脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過(guò)io板卡設(shè)置，設(shè)定的參數(shù)由數(shù)碼管顯示，這種脈沖信號(hào)源與其它脈沖信號(hào)發(fā)生相比具有輸出頻率高、步進(jìn)小(通過(guò)選用高速cpld可提高頻率及縮小步進(jìn))、精度高、參數(shù)調(diào)整便利、易于修改等優(yōu)點(diǎn)。1 系統(tǒng)組成及工作原理脈沖信號(hào)源電路核心采納一片可編程規(guī)律器件epm7128slc8410，它屬于ahera公司max7000系列產(chǎn)品，max7000系列產(chǎn)品是高密度、高性能的 epld，是工業(yè)界速度最

2、快的可編程規(guī)律器件系列，它是在ahera公司的其次代max結(jié)構(gòu)基礎(chǔ)上采納先進(jìn)的cmos eeprom技術(shù)創(chuàng)造的。max7000系列產(chǎn)品包括max7000e、max7000s、max7000a，集成度為600"5 000可用門(mén)，有32256個(gè)宏單元和36155個(gè)用戶(hù)i0引腳。這些基于eeprom的器件能夠組合傳輸延遲快至50 ns，16位頻率為178 mhz。此外，它們的輸入寄存器的建立時(shí)光十分短，能夠提供多個(gè)系統(tǒng)時(shí)鐘且有可編程的速度功率控制。max7000s是max7000系列的增加型，具有高密度，是通過(guò)工業(yè)標(biāo)準(zhǔn)4引腳jtag接口實(shí)現(xiàn)在線(xiàn)可編程的，在線(xiàn)編程為5 v。epm7128sl

3、c8410有128個(gè)規(guī)律宏單元，2 500個(gè)門(mén)電路，8個(gè)規(guī)律陣列塊，68個(gè)lo管腳，速度等級(jí)為一6(傳輸延遲6 ns)，最高時(shí)鐘頻率為1471 mhz。囫圇信號(hào)產(chǎn)生及數(shù)碼顯示控制電路(不包括驅(qū)動(dòng))集成在一片中。脈沖信號(hào)源電路由時(shí)鐘源、鎖存器、計(jì)數(shù)器、控制電路、驅(qū)動(dòng)電路以及數(shù)碼管動(dòng)態(tài)掃描顯示電路組成，電路框圖，l所示。時(shí)鐘電路采納80 mhz有源晶振，它為系統(tǒng)提供時(shí)鐘信號(hào)；鎖存器1及鎖存器2用于保存頻率及占空比數(shù)據(jù)，為16位計(jì)數(shù)器提供預(yù)置值，鎖存器位數(shù)為8位，設(shè)定的數(shù)據(jù)通過(guò)工控機(jī)輸入，因?yàn)橛?jì)數(shù)器位數(shù)為16位，故需分兩次打人數(shù)據(jù)；計(jì)數(shù)器1及計(jì)數(shù)器2作為定時(shí)器，按鎖存器1、2設(shè)定的值計(jì)時(shí)，兩個(gè)計(jì)數(shù)器

4、交替工作，即一個(gè)計(jì)數(shù)器工作而另一個(gè)計(jì)數(shù)器不工作。當(dāng)工作的計(jì)數(shù)器到達(dá)計(jì)時(shí)時(shí)光后，向控制電路發(fā)出時(shí)光到信號(hào)?？刂齐娐方邮沼?jì)數(shù)器發(fā)出的信號(hào)，停止計(jì)數(shù)器工作，并重新裝載計(jì)時(shí)數(shù)據(jù)，同時(shí)啟動(dòng)另一個(gè)計(jì)數(shù)器工作，從而產(chǎn)生規(guī)定頻率、占空比的脈沖信號(hào)，并輸出兩路脈沖信號(hào)，2所示。為了提高信號(hào)源帶負(fù)載能力，輸出訪(fǎng)用了7417367驅(qū)動(dòng)芯片增強(qiáng)驅(qū)動(dòng)。顯示，4所示，其中需要顯示的數(shù)據(jù)代碼通過(guò)工控機(jī)輸入。緩沖器74ls244用做多路開(kāi)關(guān)，當(dāng)選通信號(hào)有效時(shí)，該路鎖存數(shù)據(jù)有效，數(shù)碼管顯示相應(yīng)的數(shù)據(jù)。頻率及占空比數(shù)據(jù)按如下方式計(jì)算：設(shè)要輸出的頻率為f，占空比為d，則鎖存器1、2要設(shè)定的值分離為其中fosc為系統(tǒng)時(shí)鐘，c1、c2

5、采納2進(jìn)制補(bǔ)碼。由式(1)，式(2)式可得到頻率及占空比計(jì)算式由上式可以看出信號(hào)源最高輸出頻率取決于系統(tǒng)時(shí)鐘頻率，最高頻率為系統(tǒng)時(shí)鐘頻率的一半(c1、c2均為1)，要提高信號(hào)源輸出頻率必需提高系統(tǒng)時(shí)鐘頻率，既采納高頻晶振或倍頻電路。占空比取決于c1與c1+c2的比值，輸出頻率為最高頻率時(shí)，占空比為50；同樣最小步進(jìn)也取決于系統(tǒng)時(shí)鐘頻率，提高系統(tǒng)時(shí)鐘頻率，就可使步進(jìn)縮小。假如要信號(hào)源輸出頻率為500 khz，占空比為05的脈沖波，則按式(1)、式(2)可以算出，c1=c2=hb0(16進(jìn)制數(shù))。將c1、c2通過(guò)工控機(jī)置入cpld中。假如c1、c2為小數(shù)，則需取整，取整后需按式(3)、式(4)重新

6、計(jì)算頻率和占空比，算出的值為實(shí)際的頻率與占空比。2 硬件編程開(kāi)發(fā)軟件采納max plus102，編程采納vhldl硬件描述語(yǔ)言。編程采納層次結(jié)構(gòu)，囫圇程序采納頂層模塊和底層模塊。頂層模塊，4所示。底層模塊包括系統(tǒng)包含的各組件。囫圇程序編寫(xiě)完成后舉行編譯、，仿真結(jié)果，5所示。編譯、仿真通過(guò)后都正確，即可通過(guò)jtag接口將程序下載到目標(biāo)板cpld中，目標(biāo)板即可用法。3 系統(tǒng)控制軟件系統(tǒng)控制軟件采納labwindowscvi編寫(xiě)，為了給鎖存器置數(shù)，可采納如下程序?qū)崿F(xiàn)：4 技術(shù)指標(biāo)本脈沖信號(hào)源輸出脈沖頻率：20"700 khz，占空比：140，時(shí)鐘采納80 mhz有源晶振。在700 khz時(shí)頻率步進(jìn)為6 khz，20 khz時(shí)頻