高清晰AD9854中文資料附帶51程序

1、DDS模塊設計DDS模塊的設計是本系統(tǒng)的重點，也是本章闡述的重點。DDS模塊主要是圍繞芯片AD9854進行設計的，設計要求既要滿足性能指標，還要求優(yōu)化電路，減小電路面積，否則13路DDS共同存在會使系統(tǒng)體積顯得較大。下面先介紹AD9854的基本特性。4.2.1 AD9854介紹圖4-2 AD9854功能結構框圖chart4-2 AD9854 function and structure 如圖4-2所示，AD9854內(nèi)部包括一個具有48位相位累加器、一個可編程時鐘倍頻器、一個反sinc濾波器、兩個12位300MHz DAC，一個高速模擬比較器以及接口邏輯電路。其主要性能特點如下：1. 高達300

2、MHz的系統(tǒng)時鐘；2. 能輸出一般調(diào)制信號，F(xiàn)SK，BPSK，PSK，CHIRP，AM等；3. 100MHz時具有80dB的信噪比；4. 內(nèi)部有4*到20*的可編程時鐘倍頻器；5. 兩個48位頻率控制字寄存器，能夠實現(xiàn)很高的頻率分辨率。6. 兩個14位相位偏置寄存器，提供初始相位設置。7. 帶有100MHz的8位并行數(shù)據(jù)傳輸口或10MHz的串行數(shù)據(jù)傳輸口。AD9854的芯片封裝圖如下：圖4-3 AD9854芯片封裝圖chart4-3 AD9854 chip encapsulationAD9854有40個程序寄存器，對AD9854的控制就是對這些程序寄存器寫數(shù)據(jù)實現(xiàn)的。表4-1 AD9854并行

3、接口寄存器功能Table 4-1 AD9854 parallel interface registers function 并行地址寄存器功能默認值0x000x01相位寄存器#1<13:8>(15,14位無效)相位寄存器#1<7:0>0x000x000x020x03相位寄存器#2<13:8>(15,14位無效)相位寄存器#2<7:0>0x000x000x040x050x060x070x080x09頻率轉換字#1<47:40>頻率轉換字#1<39:32>頻率轉換字#1<31:24>頻率轉換字#1<23:16

4、>頻率轉換字#1<15:8>頻率轉換字#1<7:0>0x000x000x000x000x000x000x0A0x0B0x0C0x0D0x0E0x0F頻率轉換字#1<47:40>頻率轉換字#1<39:32>頻率轉換字#1<31:24>頻率轉換字#1<23:16>頻率轉換字#1<15:8>頻率轉換字#1<7:0>0x000x000x000x000x000x000x100x110x120x130x140x15三角頻率字<47:40>三角頻率字<39:32>三角頻率字<3

5、1:24>三角頻率字<23:16>三角頻率字<15:8>三角頻率字<7:0>0x000x000x000x000x000x000x160x170x180x19更新時鐘計數(shù)器<31:24>更新時鐘計數(shù)器<23:16>更新時鐘計數(shù)器<15:8>更新時鐘計數(shù)器<7:0>0x000x000x000x400x1A0x1B0x1C邊沿速率計數(shù)器<19:16>(23,22,21,20不起作用)邊沿速率計數(shù)器<15:8>邊沿速率計數(shù)器<7:0>0x000x000x000x1D0x1E0x

6、1F0x20節(jié)電控制時鐘倍頻控制器DDS模式控制與累加器清零控制傳輸模式，和OSK控制0x000x640x200x200x210x22輸出幅度乘法器I<11:8>(15,14,13,12不起作用)輸出幅度乘法器I<7:0>0x000x000x230x24輸出幅度乘法器Q<11:8>(15,14,13,12不起作用)輸出幅度乘法器Q<7:0>0x000x000x25輸出邊沿變化率控制器<7:0>0x800x260x27QDAC,Q通道D/A輸入<11:8>QDAC，Q通道D/A輸入<7:0>0x000x00表4-

7、2 AD9854控制寄存器功能Table 5-2 AD9854 control registers function 地址默認值0x1D N NN比較器0控制DACI通道DAC數(shù)字部分0x00 0x1E NPLL范圍PLL低通倍頻位倍頻位倍頻位倍頻位倍頻位0x64 0x1F ACC1清零ACC清零Triangle N模式位 2模式位 2模式位 2 內(nèi)部更新0x01 0x20 N開輸出濾波OSK使能OSK模式 NN串行地位字節(jié)優(yōu)先SDO有效0x20 通過并行總線將數(shù)據(jù)寫入程序寄存器時，實際上只是暫存在I/O緩沖區(qū)中，只有提供更新信號，這些數(shù)據(jù)才會更新到程序寄存器。AD9854提供兩種更新方式，內(nèi)

8、部更新和外部更新。內(nèi)部更新通過更新時鐘計數(shù)器完成，當計數(shù)器計自減為零后會產(chǎn)生一個內(nèi)部更新信號；外部更新需要在外部更新管腳上給與一個高電平脈沖。默認的更新模式為內(nèi)部更新，可以通過設置控制寄存器0x1F的0位進行修改。 多AD9854應用原理與方法多路相位可控信號源的設計關鍵是實現(xiàn)多路DDS模塊的相位的同步控制。要實現(xiàn)多路DDS相位同步，只需要在各DDS設置完成相位偏置后，提供一個使各路DDS同步工作的外部更新信號。根據(jù)這樣的工作原理，以AD9854為例，給出多路相位可控信號源的基本結構。 圖4-4 多路DDS組成相位可控信號原理圖chart4-4 mult-DDS constitution an

9、d principium 圖4-4中左半部分是一個正確多路DDS的結構，由一個統(tǒng)一時鐘源提供參考時鐘，相位偏置通過并行或串行總線設置，其值保存于各路AD9854的緩沖寄存器中。通過統(tǒng)一的外部更新信號啟動各路DDS同步工作，從而實現(xiàn)了各路DDS信號之間以固定的相位差同步工作。參考時鐘的連線方式很重要，圖4-4右半部分給出了種錯誤的連接方式。參考時鐘到各DDS的距離不等，這就會引起各路DDS的參考時鐘不同步，從而也無法保證各路DDS的同步。此外外部更新信號Update雖然沒有必要嚴格的等長，但最好要與參考時鐘保證正確的時序，因為Update信號送入AD9854后會在內(nèi)部系統(tǒng)時鐘（由外部時鐘倍頻和鎖

10、相得到）的上升沿觸發(fā)更新。各路DDS的Update信號與內(nèi)部系統(tǒng)時鐘有可能出現(xiàn)一個時鐘周期的抖動，在這個系統(tǒng)時鐘的前后兩個時間點產(chǎn)生更新。Update信號與系統(tǒng)時鐘的時序要求如下：圖4-5a 單端外部參考時鐘輸入模式下更新信號時序chart 4-5a Update scheduling in single refer clock mode 圖4.5b 差分外部參考時鐘輸入模式時序更新信號時序chart 4-5a Update scheduling in differnece refer clock mode對于AD9854而言，其真正的相位值，是相位偏置值和相位累加器的輸出值的和，在對相位偏置

11、值更新時，一定要保證相位累加器的值是確定的。最簡單的方法是在設置相位前，將所有AD9854通過Master Reset信號重置，此時AD9854的寄存器恢復到默認值（見表4-1）。下面步驟可完成對多個AD9854實現(xiàn)相位可控同步輸出：1，上電后給所有AD9854的復位信號管腳MasterRest提供一個長達10個系統(tǒng)時鐘的復位信號，此時所有AD9854的程序寄存器都恢復為默認值。2,使用并行總線設置AD9854的特殊功能寄存器：a,更新模式設置為外部信號更新模式，且DDS工作在Single模式下，即寄存器0x1F=0x00；b,參考時鐘為30MHz,這里要獲得210MHz的系統(tǒng)時鐘，所以倍頻數(shù)

12、設置為,由于超過200MHz,要開PLL低通，即寄存器0x1e=0x3d；c,電源只打開I通道DAC和數(shù)字部分，寄存器0x1D=0x14；d,開輸出濾波，不用OSK功能，寄存器0x20=0x40;設置內(nèi)部更新時鐘，也可以不設置。3,所有的AD9854完成模式設置后，內(nèi)部更新時鐘寄存器計數(shù)到0時，步驟2的設置才真正更新。此時由于頻率控制字為0，因此相位累加器不工作，始終為0。4,按以上步驟完成所有AD9854的初始設置后，使用并行傳輸向各AD9854寫入頻率轉換字#1和相位偏置寄存器#1。5,完成所有AD9854的頻率和相位設置后，給一個全局的外部更新信號Update，此時各路AD9854就開始

13、同步工作。注意Update信號的時序要求非常嚴格，最好滿足圖4.5的時序。完成各路AD9854的初次同步輸出后，若改變頻率控制字，就不能在保證相位的正確設置了，此時可以設置特殊寄存器位ACC0(0x1F的6，7位)強制清零，然后再同步恢復的方式實現(xiàn)相位累加器輸出的同步。/=/ AD9854 驅動程序設計/硬件連接: P0 Data; / P2 Adr; / RESET P37; / UDCLK P36; / WR P3.5; / RD p3.4; / FDATA P33; / OSK P32; / VDD-邏輯電源(3.3V)/ VSS-GND(0V) /AD9854.c/writer:谷雨

14、2008年8月22日24日于EDA實驗室/說明：本程序基于硬件的外接晶振為20MHZ/=#include <STC89C51RC.h> /STC單片機頭文件#include <intrins.h> #define uint unsigned int#define uchar unsigned char#define ulong unsigned longuchar FreqWord6; /6個字節(jié)頻率控制字/*以下為系統(tǒng)時鐘以及其相關變量設置*/* 此處根據(jù)自己的需要設置系統(tǒng)時鐘以及與其相關的因子，一次需且只需開啟一個 CLK_Set為時鐘倍頻設置，可設置420倍倍頻，

15、但最大不能超過300MHZ Freq_mult_ulong和Freq_mult_doulle均為2的48次方除以系統(tǒng)時鐘，一個為長整形，一個為雙精度型*/*#define CLK_Set 4const ulong Freq_mult_ulong = 3518437;const double Freq_mult_doulle = 3518437.2088832;*/*#define CLK_Set 5const ulong Freq_mult_ulong = 2814750;const double Freq_mult_doulle = 2814749.76710656;*/#define CL

16、K_Set 6const ulong Freq_mult_ulong = 2345625;const double Freq_mult_doulle = 2345624.80592213;/*#define CLK_Set 7const ulong Freq_mult_ulong = 2010536;const double Freq_mult_doulle = 2010535.54793326;*/*#define CLK_Set 8const ulong Freq_mult_ulong = 1759219;const double Freq_mult_doulle = 1759218.60

17、44416;*/*#define CLK_Set 9const ulong Freq_mult_ulong = 1563750;const double Freq_mult_doulle = 1563749.87061476;*/*#define CLK_Set 10const ulong Freq_mult_ulong = 1407375;const double Freq_mult_doulle = 1407374.88355328;*/*#define CLK_Set 11const ulong Freq_mult_ulong = 1279432;const double Freq_mu

18、lt_doulle = 1279431.712321164;*/*#define CLK_Set 12const ulong Freq_mult_ulong = 1172812;const double Freq_mult_doulle = 1172812.402961067;*/*#define CLK_Set 13const ulong Freq_mult_ulong = 1082596;const double Freq_mult_doulle = 1082596.064271754;*/*#define CLK_Set 14const ulong Freq_mult_ulong = 1

19、005268;const double Freq_mult_doulle = 1005267.773966629;*/*#define CLK_Set 15const ulong Freq_mult_ulong = 938250;const double Freq_mult_doulle = 938249.9223688533;*/*修改硬件時要修改的部分*#define AD9854_DataBus P0#define AD9854_AdrBus P2sbit AD9854_RST = P37; /AD9854復位端口sbit AD9854_UDCLK = P36; /AD9854更新時鐘s

20、bit AD9854_WR = P35; /AD9854寫使能，低有效sbit AD9854_RD = P34; /AD9854讀使能，低有效sbit AD9854_FDATA = P33; /AD9854 FSK,PSK控制sbit AD9854_OSK = P32; /AD9854 OSK控制端/*以下部分為函數(shù)定義*static void AD9854_WR_Byte(uchar addr,uchar dat); extern void AD9854_Init(void); static void Freq_convert(long Freq); extern void AD9854_S

21、etSine(ulong Freq,uint Shape); static void Freq_double_convert(double Freq); extern void AD9854_SetSine_double(double Freq,uint Shape);extern void AD9854_InitFSK(void);extern void AD9854_SetFSK(ulong Freq1,ulong Freq2); extern void AD9854_InitBPSK(void); extern void AD9854_SetBPSK(uint Phase1,uint P

22、hase2);extern void AD9854_InitOSK(void); extern void AD9854_SetOSK(uchar RateShape); extern void AD9854_InitAM(void); extern void AD9854_SetAM(uint Shape);extern void AD9854_InitRFSK(void); extern void AD9854_SetRFSK(ulong Freq_Low,ulong Freq_High,ulong Freq_Up_Down,ulong FreRate);static void delay

23、(uint us);/=/函數(shù)名稱:void AD9854_WR_Byte(uchar addr,uchar dat)/函數(shù)功能:AD9854并行口寫入數(shù)據(jù)/入口參數(shù):addr 6位地址/ dat 寫入的數(shù)據(jù)/出口參數(shù):無/=void AD9854_WR_Byte(uchar addr,uchar dat)AD9854_AdrBus = (addr&0x3f) | (P2&0xc0);AD9854_DataBus = dat;AD9854_WR = 0;AD9854_WR = 1;/=/函數(shù)名稱:void AD9854_Init(void)/函數(shù)功能:AD9854初始化/入口參

24、數(shù):無/出口參數(shù):無/=void AD9854_Init(void)AD9854_WR=1;/將讀、寫控制端口設為無效 AD9854_RD=1; AD9854_UDCLK=0; AD9854_RST=1; /復位AD9854 AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10); /關閉比較器AD9854_WR_Byte(0x1e,CLK_Set); /設置系統(tǒng)時鐘倍頻 AD9854_WR_Byte(0x1f,0x00); /設置系統(tǒng)為模式0，由外部更新AD9854_WR_Byte(0x20,0x60); /設置為可調(diào)節(jié)幅度，取消插值補償AD9854_UDCLK=1;

25、/更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void Freq_convert(long Freq)/函數(shù)功能:正弦信號頻率數(shù)據(jù)轉換/入口參數(shù):Freq 需要轉換的頻率，取值從0SYSCLK/2/出口參數(shù):無 但是影響全局變量FreqWord6的值/說明： 該算法位多字節(jié)相乘算法，有公式FTW = (Desired Output Frequency × 2N)/SYSCLK/ 得到該算法，其中N=48，Desired Output Frequency 為所需要的頻率，即Freq，SYSCLK/ 為可編程的系統(tǒng)時鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqW

26、ord6/=void Freq_convert(long Freq) ulong FreqBuf; ulong Temp=Freq_mult_ulong; uchar Array_Freq4; /將輸入頻率因子分為四個字節(jié)Array_Freq0=(uchar)Freq;Array_Freq1=(uchar)(Freq>>8);Array_Freq2=(uchar)(Freq>>16);Array_Freq3=(uchar)(Freq>>24);FreqBuf=Temp*Array_Freq0; FreqWord0=FreqBuf; FreqBuf>&g

27、t;=8; FreqBuf+=(Temp*Array_Freq1); FreqWord1=FreqBuf; FreqBuf>>=8; FreqBuf+=(Temp*Array_Freq2); FreqWord2=FreqBuf; FreqBuf>>=8;FreqBuf+=(Temp*Array_Freq3); FreqWord3=FreqBuf; FreqBuf>>=8; FreqWord4=FreqBuf; FreqWord5=FreqBuf>>8; /=/函數(shù)名稱:void AD9854_SetSine(ulong Freq,uint Sha

28、pe)/函數(shù)功能:AD9854正弦波產(chǎn)生程序/入口參數(shù):Freq 頻率設置，取值范圍為0(1/2)*SYSCLK/ Shape 幅度設置. 為12 Bit,取值范圍為(04095) ,取值越大,幅度越大 /出口參數(shù):無/=void AD9854_SetSine(ulong Freq,uint Shape)uchar count;uchar Adress;Adress = 0x04; /選擇頻率控制字地址的初值Freq_convert(Freq); /頻率轉換for(count=6;count>0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress+,FreqWord

29、-count); AD9854_WR_Byte(0x21,Shape>>8); /設置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff);AD9854_WR_Byte(0x23,Shape>>8); /設置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff);AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void Freq_doublt_convert(double Freq)/函數(shù)功能:正弦信號頻率數(shù)據(jù)轉換/入口參數(shù):Fre

30、q 需要轉換的頻率，取值從0SYSCLK/2/出口參數(shù):無 但是影響全局變量FreqWord6的值/說明： 有公式FTW = (Desired Output Frequency × 2N)/SYSCLK得到該函數(shù)，/ 其中N=48，Desired Output Frequency 為所需要的頻率，即Freq，SYSCLK/ 為可編程的系統(tǒng)時鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqWord6/注意： 該函數(shù)與上面函數(shù)的區(qū)別為該函數(shù)的入口參數(shù)為double，可使信號的頻率更精確/ 谷雨建議在100HZ以下用本函數(shù)，在高于100HZ的情況下用函數(shù)void Freq_convert(l

31、ong Freq)/=void Freq_double_convert(double Freq) ulong Low32;uint High16; double Temp=Freq_mult_doulle; /23ca99為2的48次方除以120MFreq*=(double)(Temp);/1 0000 0000 0000 0000 0000 0000 0000 0000 = 4294967295High16 = (int)(Freq/4294967295); /232 = 4294967295Freq -= (double)High16*4294967295;Low32 = (ulong)F

32、req; FreqWord0=Low32; FreqWord1=Low32>>8; FreqWord2=Low32>>16; FreqWord3=Low32>>24; FreqWord4=High16; FreqWord5=High16>>8; /=/函數(shù)名稱:void AD9854_SetSine_double(double Freq,uint Shape)/函數(shù)功能:AD9854正弦波產(chǎn)生程序/入口參數(shù):Freq 頻率設置，取值范圍為01/2*SYSCLK/ Shape 幅度設置. 為12 Bit,取值范圍為(04095) /出口參數(shù):無/=

33、void AD9854_SetSine_double(double Freq,uint Shape)uchar count=0;uchar Adress;Adress=0x04; /選擇頻率控制字1地址的初值Freq_double_convert(Freq); /頻率轉換 for(count=6;count>0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress+,FreqWord-count); AD9854_WR_Byte(0x21,Shape>>8); /設置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0x

34、ff);AD9854_WR_Byte(0x23,Shape>>8); /設置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff);AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_InitFSK(void)/函數(shù)功能:AD9854的FSK初始化/入口參數(shù):無/出口參數(shù):無/=void AD9854_InitFSK(void)AD9854_WR=1; /將讀、寫控制端口設為無效 AD9854_RD=1; AD9854_UDCLK=0; AD9854_RST=1; /

35、復位AD9854 AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10); /關閉比較器AD9854_WR_Byte(0x1e,CLK_Set); /設置系統(tǒng)時鐘倍頻AD9854_WR_Byte(0x1f,0x02); /設置系統(tǒng)為模式1，由外部更新AD9854_WR_Byte(0x20,0x60); /設置為可調(diào)節(jié)幅度，取消插值補償AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_SetFSK(ulong Freq1,ulong Freq2)/函數(shù)功能:AD9854的FSK設置/入口參數(shù):Fre

36、q1 FSK頻率1 / Freq2 FSK頻率2/出口參數(shù):無/=void AD9854_SetFSK(ulong Freq1,ulong Freq2) uchar count=6;uchar Adress1,Adress2;const uint Shape=4000; /幅度設置. 為12 Bit,取值范圍為(04095)Adress1=0x04; /選擇頻率控制字1地址的初值Adress2=0x0a; /選擇頻率控制字2地址的初值Freq_convert(Freq1); /頻率轉換1for(count=6;count>0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(A

37、dress1+,FreqWord-count); Freq_convert(Freq2); /頻率轉換2for(count=6;count>0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress2+,FreqWord-count); AD9854_WR_Byte(0x21,Shape>>8); /設置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff);AD9854_WR_Byte(0x23,Shape>>8); /設置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&a

38、mp;0xff);AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_InitBPSK(void)/函數(shù)功能:AD9854的BPSK初始化/入口參數(shù):無/出口參數(shù):無/=void AD9854_InitBPSK(void)AD9854_WR=1; /將讀、寫控制端口設為無效 AD9854_RD=1; AD9854_UDCLK=0; AD9854_RST=1; /復位AD9854 AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10); /關閉比較器AD9854_WR_Byte(0x1e,CLK_Se

39、t); /設置系統(tǒng)時鐘倍頻AD9854_WR_Byte(0x1f,0x08); /設置系統(tǒng)為模式4，由外部更新AD9854_WR_Byte(0x20,0x60); /設置為可調(diào)節(jié)幅度，取消插值補償AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_SetBPSK(uint Phase1,uint Phase2)/函數(shù)功能:AD9854的BPSK設置/入口參數(shù):Phase1 調(diào)制相位1/ Phase2調(diào)制相位2/出口參數(shù):無/說明： 相位為14Bit，取值從016383，谷雨建議在用本函數(shù)的時候將Phase1設置為0，/

40、將Phase1設置為8192，180°相位/=void AD9854_SetBPSK(uint Phase1,uint Phase2)uchar count;const ulong Freq=60000; const uint Shape=4000;uchar Adress;Adress=0x04; /選擇頻率控制字1地址的初值AD9854_WR_Byte(0x00,Phase1>>8); /設置相位1AD9854_WR_Byte(0x01,(uchar)(Phase1&0xff);AD9854_WR_Byte(0x02,Phase2>>8); /設置

41、相位2AD9854_WR_Byte(0x03,(uchar)(Phase2&0xff);Freq_convert(Freq); /頻率轉換for(count=6;count>0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress+,FreqWord-count); AD9854_WR_Byte(0x21,Shape>>8); /設置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff);AD9854_WR_Byte(0x23,Shape>>8); /設置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff);AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_InitOSK(void)/函數(shù)功能:AD9854的OSK初始化/入口參數(shù):無/出口參數(shù):無/=void AD9854_InitOSK(void)AD9854_WR=1; /將讀、寫控制端口設為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1; /復位AD9854AD9854_RST=0; AD9854_WR_Byte(0x1