實驗七移位寄存器及其應(yīng)用

1、實驗七移位寄存器及其應(yīng)用一、實驗?zāi)康?1、掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。 2、熟悉移位寄存器的應(yīng)用實現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換和構(gòu)成環(huán)形計數(shù)器。二、實驗原理 1、移位寄存器是一個具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號便可實現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實驗選用的4位雙向通用移位寄存器，型號為CC40194或74LS194，兩者功能相同，可互換使用，其邏輯符號及引腳排列如圖71所示。圖71 CC401

2、94的邏輯符號及引腳功能 其中 D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、S0為操作模式控制端；為直接無條件清零端；CP為時鐘脈沖輸入端。CC40194有5種不同操作模式：即并行送數(shù)寄存，右移(方向由Q0Q3)，左移（方向由Q3Q0），保持及清零。S1、S0和端的控制作用如表71。表71功能輸 入輸 出CPS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除×0××××××××0000送數(shù)111××abcd

3、abcd右移101DSR×××××DSRQ0Q1Q2左移110×DSL××××Q1Q2Q3DSL保持100××××××保持1×××××××× 2、移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存器型計數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實驗研究移位寄存器用作環(huán)形計數(shù)器和數(shù)據(jù)的串、并行轉(zhuǎn)換。(1) 環(huán)

4、形計數(shù)器把移位寄存器的輸出反饋到它的串行輸入端，就可以進行循環(huán)移位，如圖72所示，把輸出端 Q3和右移串行輸入端SR 相連接，設(shè)初始狀態(tài)Q0Q1Q2Q31000，則在時鐘脈沖作用下Q0Q1Q2Q3將依次變?yōu)?100001000011000，如表72所示，可見它是一個具有四個有效狀態(tài)的計數(shù)器，這種類型的計數(shù)器通常稱為環(huán)形計數(shù)器。圖72 電路可以由各個輸出端輸出在時間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。表82CPQ0Q1Q2Q301000101002001030001圖 72 環(huán)形計數(shù)器 如果將輸出QO與左移串行輸入端SL相連接，即可達左移循環(huán)移位。(2)實現(xiàn)數(shù)據(jù)串、并行轉(zhuǎn)換串行/并行

5、轉(zhuǎn)換器串行/并行轉(zhuǎn)換是指串行輸入的數(shù)碼，經(jīng)轉(zhuǎn)換電路之后變換成并行輸出。圖73是用二片CC40194（74LS194）四位雙向移位寄存器組成的七位串/并行數(shù)據(jù)轉(zhuǎn)換電路。圖73 七位串行 / 并行轉(zhuǎn)換器電路中S0端接高電平1，S1受Q7控制，二片寄存器連接成串行輸入右移工作模式。Q7是轉(zhuǎn)換結(jié)束標志。當(dāng)Q71時，S1為0，使之成為S1S001的串入右移工作方式，當(dāng)Q70時，S11，有S1S010，則串行送數(shù)結(jié)束，標志著串行輸入的數(shù)據(jù)已轉(zhuǎn)換成并行輸出了。串行/并行轉(zhuǎn)換的具體過程如下：轉(zhuǎn)換前，端加低電平，使1、2兩片寄存器的內(nèi)容清0，此時S1S011，寄存器執(zhí)行并行輸入工作方式。當(dāng)?shù)谝粋€CP脈沖到來后，

6、寄存器的輸出狀態(tài)Q0Q7為01111111，與此同時S1S0變?yōu)?1，轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的SR端加入。隨著CP脈沖的依次加入，輸出狀態(tài)的變化可列成表73所示。 表73 CPQ0Q1Q2Q3Q4Q5Q6Q7說明000000000清零101111111送數(shù)2dO0111111右移操作七次3d1d00111114d2d1d0011115d3d2d1d001116d4d3d2d1d00117d5d4d3d2d1d0018d6d5d4d3d2d1d00901111111送數(shù)由表73可見，右移操作七次之后，Q7變?yōu)?，S1S0又變?yōu)?1，說明串行輸入結(jié)束。這時，串行輸入的

7、數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。當(dāng)再來一個CP脈沖時，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)碼轉(zhuǎn)換作好了準備。并行/串行轉(zhuǎn)換器并行/串行轉(zhuǎn)換器是指并行輸入的數(shù)碼經(jīng)轉(zhuǎn)換電路之后，換成串行輸出。圖74是用兩片CC40194（74LS194）組成的七位并行/串行轉(zhuǎn)換電路，它比圖73多了兩只與非門G1和G2，電路工作方式同樣為右移。圖74 七位并行 / 串行轉(zhuǎn)換器寄存器清“0”后，加一個轉(zhuǎn)換起動信號（負脈沖或低電平）。此時，由于方式控制S1S0為11，轉(zhuǎn)換電路執(zhí)行并行輸入操作。當(dāng)?shù)谝粋€CP脈沖到來后，Q0Q1Q2Q3Q4Q5Q6Q7的狀態(tài)為0D1D2D3D4D5D6D7，并行輸入數(shù)碼存入寄存器。從而使

8、得G1輸出為1，G2輸出為0，結(jié)果，S1S2變?yōu)?1，轉(zhuǎn)換電路隨著CP脈沖的加入，開始執(zhí)行右移串行輸出，隨著CP脈沖的依次加入，輸出狀態(tài)依次右移，待右移操作七次后，Q0Q6的狀態(tài)都為高電平1,與非門G1輸出為低電平，G2門輸出為高電平,S1S2又變?yōu)?1，表示并/串行轉(zhuǎn)換結(jié)束，且為第二次并行輸入創(chuàng)造了條件。轉(zhuǎn)換過程如表74所示。表74 CPQ0Q1Q2Q3Q4Q5Q6Q7串 行 輸 出00000000010D1D2D3D4D5D6D7210D1D2D3D4D5D6D73110D1D2D3D4D5D6D741110D1D2D3D4D5D6D7511110D1D2D3D4D5D6D76111110

9、D1D2D3D4D5D6D771111110D1D2D3D4D5D6D7811111110D1D2D3D4D5D6D790D1D2D3D4D5D6D7中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當(dāng)需要的位數(shù)多于4位時，可把幾片移位寄存器用級連的方法來擴展位數(shù)。三、實驗設(shè)備及器件 1、 5V直流電源 2、 單次脈沖源 3、 邏輯電平開關(guān) 4、 邏輯電平顯示器5、 CC40194×2（74LS194）CC4011(74LS00) CC4068(74LS30)四、實驗內(nèi)容1 、測試CC40194（或74LS194）的邏輯功能按圖75接線，、S1、S0、SL、SR、D0、D1、D2、D3分別

10、接至邏輯開關(guān)的輸出插口；Q0、Q1、Q2、Q3接至邏輯電平顯示輸入插口。CP端接單次脈沖源。按表75所規(guī)定的輸入狀態(tài)，逐項進行測試。圖75 CC40194邏輯功能測試(1) 清除：令0，其它輸入均為任意態(tài)，這時寄存器輸出Q0、Q1、Q2、Q3應(yīng)均為0。清除后，置1 。 (2)送數(shù)：令S1S01 ，送入任意4位二進制數(shù)，如D0D1D2D3abcd，加CP脈沖，觀察CP0 、CP由01、CP由10三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖的上升沿。(2) 右移：清零后，令1，S10，S01，由右移輸入端SR 送入二進制數(shù)碼如0100，由CP端連續(xù)加4個脈沖，觀察輸出情

11、況，記錄之。 (4) 左移：先清零或予置，再令1，S11，S00，由左移輸入端SL送入二進制數(shù)碼如1111，連續(xù)加四個CP脈沖，觀察輸出端情況，記錄之。 (5) 保持：寄存器予置任意4位二進制數(shù)碼abcd，令1，S1S00，加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。 2、環(huán)形計數(shù)器自擬實驗線路用并行送數(shù)法予置寄存器為某二進制數(shù)碼（如0100），然后進行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表76中。3、實現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換(1)串行輸入、并行輸出按圖73接線，進行右移串入、并出實驗，串入數(shù)碼自定；改接線路用左移方式實現(xiàn)并行輸出。自擬表格，記錄之。(2)并行輸入、串行輸出按圖74接線，進行右

12、移并入、串出實驗，并入數(shù)碼自定。再改接線路用左移方式實現(xiàn)串行輸出。自擬表格，記錄之。表75清除模 式時鐘串 行輸 入輸 出功能總結(jié)S1S0CPSLSRD0 D1 D2 D3Q0 Q1 Q2 Q30×××××××××0 0 0 0清零111××a b c da b c d送數(shù)101×0××××0 0 0 0右移101×1××××1 0 0 0右移101×0××××1 1 0 0右移101×0××××1 1 1 0右移1101×××××1 1 1 1左移1101×××××1 1 10左移1101××××× 1 1 0 0 左移1101×××××1 0 0 0左移100×××××××××&