數(shù)字電子計時器的設計

1、項目2 數(shù)字電子計時器的設計一、實訓目標1能用給定的邏輯元件進行24小時計時器的邏輯電路設計。2能在實驗系統(tǒng)中安裝、調(diào)試、運行計時器。二、實訓器材典型數(shù)字邏輯實驗系統(tǒng) 1套配置要求： 典型集成（BCD碼）計數(shù)器芯片（如74LS90） 6片 頻率為1Hz的時鐘信號源 1個 帶BCD碼譯碼驅(qū)動器的7段數(shù)碼管顯示器（共陰極） 6個 集成邏輯門（74LS00、74LS08、74LS20） 適需 雙擲開關 3個以上三、實訓內(nèi)容及步驟1邏輯設計設計任務：利用系統(tǒng)所提供的邏輯器件，完成24小時計時器的邏輯電路設計。設計要求： 實現(xiàn)24小時計時，當計時器運行到23h59min59s時，計數(shù)器自動顯示00h00

2、min00s； 能夠進行校時操作。設計步驟：（1）計時電路設計任務分析：24小時計時器需用3個計時電路，分別為時計時電路、分計時電路和秒計時電路。根據(jù)計時要求，時計時電路應為24進制計數(shù)器，分計時電路和秒計時電路應為60進制計數(shù)器。計時電路的結構框圖如圖IP2-1所示。圖IP2-1 計時電路結構框圖方案建議：3個計時電路都可用74LS90構成，每個計時電路需2片74LS90，一個作為個位計數(shù)器，另一個為十位計數(shù)器。 秒計時器：輸入1Hz的CP脈沖信號，當個位計數(shù)值達到最大值“9”時，向十位計數(shù)器輸送1個CP脈沖 74LS90需CP脈沖的下跳沿驅(qū)動計數(shù)。；當十位計數(shù)器達到“6” “6”為過渡狀態(tài)

3、，不顯示。時，向分計時電路輸出1個CP脈沖，同時將計數(shù)器清0。 分計時器：接收秒計時電路送來的CP脈沖信號，當個位計數(shù)值達到最大值“9”時，向十位計數(shù)器輸送1個CP脈沖；當十位計數(shù)器達到“6”時，向時計時電路輸出1個CP脈沖，同時將計數(shù)器清0。 時計時器：接收分計時電路送來的CP脈沖信號，當計數(shù)值為“09”或“19”時，個位計數(shù)器向十位計數(shù)器輸送1個CP脈沖，當計數(shù)值達到“24”時，計數(shù)器清0。計時器電路設計可參考圖IP2-2所示邏輯電路。圖IP2-2 24進制計時器邏輯電路圖（2）校時電路設計任務分析：校時電路的作用是在電源剛啟動時，對計時器進行時、分、秒的的校準?？赏ㄟ^控制各計數(shù)器的時鐘脈

4、沖來實現(xiàn)。方案建議：參考校時電路如圖IP2-3所示。校時和計時的切換用雙擲開關實現(xiàn)。 校秒：K1接至“校時”位，K2、K3均接至“計時”位，門G5、G4、G2的輸出均為1，門G3輸出2Hz的時鐘脈沖信號，通過門G1送至秒個位計數(shù)器CP端。采用頻率為2Hz的時鐘脈沖，目的是加快校秒的速度。 校分：K2接至“校時”位，K1、K3接至“計時”位，門G4打開，輸出1Hz的時鐘脈沖信號送至分個位計數(shù)器。圖IP2-3 校時電路邏輯圖 校時：K3接至“校時”位，K1、K2接至“計時”位，門G5輸出1Hz的時鐘脈沖信號，送至時個位計數(shù)器。圖IP2-3 校時電路2系統(tǒng)安裝在實驗系統(tǒng)中安裝、調(diào)試、運行計時器，觀察計時功能、校時功能是否正常。四、實訓準備1復習74LS9