數(shù)字圖像處理緒論

1、數(shù)字圖像處理緒論課程簡(jiǎn)介n脈沖與數(shù)字電路為基礎(chǔ)：學(xué)習(xí)了數(shù)字電路的基本設(shè)計(jì)方法。n可編程邏輯器件：面向?qū)嶋H工程應(yīng)用，緊跟技術(shù)發(fā)展，掌握數(shù)字系統(tǒng)新的設(shè)計(jì)方法。n數(shù)字信號(hào)處理：后續(xù)課程，應(yīng)用的一個(gè)方面，由FPGA代替DSP來(lái)實(shí)現(xiàn)算法，提高系統(tǒng)的速度。課程宗旨n更新數(shù)字電路的設(shè)計(jì)觀念，建立用PLD器件取代傳統(tǒng)TTL器件設(shè)計(jì)數(shù)字電路的思想n更新數(shù)字系統(tǒng)設(shè)計(jì)手段，學(xué)會(huì)使用硬件描述語(yǔ)言（Hardware Description Language）代替?zhèn)鹘y(tǒng)的數(shù)字電路設(shè)計(jì)方法來(lái)設(shè)計(jì)數(shù)字系統(tǒng)?？删幊踢壿嬈骷亩xn邏輯器件：用來(lái)實(shí)現(xiàn)某種特定邏輯功能的電子器件，最簡(jiǎn)單的邏輯器件是與、或、非門（74LS00，74LS

2、04等），在此基礎(chǔ)上可實(shí)現(xiàn)復(fù)雜的時(shí)序和組合邏輯功能。n可編程邏輯器件（PLDProgrammable Logic Device）：器件的功能不是固定不變的，而是可根據(jù)用戶的需要而進(jìn)行改變，即由編程的方法來(lái)確定器件的邏輯功能。課程內(nèi)容n器件為什么能夠編程n了解大規(guī)模可編程邏輯器件的結(jié)構(gòu)及工作原理n怎樣對(duì)器件編程n熟悉一種EDA軟件的使用方法（工具）n以Altera公司的MaxPlusII為例n掌握一種硬件描述語(yǔ)言（方法），以設(shè)計(jì)軟件的方式來(lái)設(shè)計(jì)硬件（重點(diǎn)）n以VHDL語(yǔ)言為例教學(xué)安排n理論教學(xué)（12學(xué)時(shí)）n上機(jī)實(shí)踐（20學(xué)時(shí)）n考核方式n實(shí)驗(yàn)成績(jī)（實(shí)驗(yàn)報(bào)告）n理論筆試（考試）n上機(jī)考試（上機(jī)操作

3、）參考書(shū)n王金明，數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL，電子工業(yè)出版社。n楊暉，大規(guī)?？删幊踢壿嬈骷c數(shù)字系統(tǒng)設(shè)計(jì)，北京航空航天大學(xué)出版社。n褚振勇，F(xiàn)PGA設(shè)計(jì)及應(yīng)用，西安電子科技大學(xué)出版社。脈沖與數(shù)字電路課程的回顧n布爾函數(shù)數(shù)字系統(tǒng)數(shù)學(xué)基礎(chǔ)（卡諾圖）n數(shù)字電路設(shè)計(jì)的基本方法n組合電路設(shè)計(jì)問(wèn)題邏輯關(guān)系真值表化簡(jiǎn)邏輯圖n時(shí)序電路設(shè)計(jì)列出原始狀態(tài)轉(zhuǎn)移圖和表狀態(tài)優(yōu)化狀態(tài)分配觸發(fā)器選型求解方程式邏輯圖脈沖與數(shù)字電路課程的回顧n使用中、小規(guī)模器件設(shè)計(jì)電路（74、54系列）n編碼器（74LS148）n譯碼器（74LS154）n比較器（74LS85）n計(jì)數(shù)器（74LS193）n移位寄存器（74LS194）

4、n脈沖與數(shù)字電路課程的回顧n設(shè)計(jì)方法的局限n卡諾圖只適用于輸入比較少的函數(shù)的化簡(jiǎn)。n采用“搭積木”的方法的方法進(jìn)行設(shè)計(jì)。必須熟悉各種中小規(guī)模芯片的使用方法，從中挑選最合適的器件，缺乏靈活性。n設(shè)計(jì)系統(tǒng)所需要的芯片種類多，且數(shù)量很大。脈沖與數(shù)字電路課程的回顧n采用中小規(guī)模器件的局限n電路板面積很大，芯片數(shù)量很多，功耗很大，可靠性低提高芯片的集成度n設(shè)計(jì)比較困難能方便地發(fā)現(xiàn)設(shè)計(jì)錯(cuò)誤n電路修改很麻煩提供方便的修改手段nPLD器件的出現(xiàn)改變了這一切PLD出現(xiàn)的背景n電路集成度不斷提高nSSIMSILSIVLSIn計(jì)算機(jī)技術(shù)的發(fā)展使EDA技術(shù)得到廣泛應(yīng)用n設(shè)計(jì)方法的發(fā)展n自下而上自上而下n用戶需要設(shè)計(jì)自

5、己需要的專用電路n專用集成電路（ASICApplication Specific Integrated Circuits）開(kāi)發(fā)周期長(zhǎng)，投入大，風(fēng)險(xiǎn)大n可編程器件PLD：開(kāi)發(fā)周期短，投入小，風(fēng)險(xiǎn)小PLD器件的優(yōu)點(diǎn)n集成度高，可以替代多至幾千塊通用IC芯片n極大減小電路的面積，降低功耗，提高可靠性n具有完善先進(jìn)的開(kāi)發(fā)工具n提供語(yǔ)言、圖形等設(shè)計(jì)方法，十分靈活n通過(guò)仿真工具來(lái)驗(yàn)證設(shè)計(jì)的正確性n可以反復(fù)地擦除、編程，方便設(shè)計(jì)的修改和升級(jí)n靈活地定義管腳功能，減輕設(shè)計(jì)工作量，縮短系統(tǒng)開(kāi)發(fā)時(shí)間n保密性好n管腳數(shù)目：n208個(gè)n電源：n3.3V（I/O）n2.5V（內(nèi)核）n速度n250MHzn內(nèi)部資源n499

6、2個(gè)邏輯單元n10萬(wàn)個(gè)邏輯門n49152 bit的RAMPLD的發(fā)展趨勢(shì)n向高集成度、高速度方向進(jìn)一步發(fā)展n最高集成度已達(dá)到400萬(wàn)門n向低電壓和低功耗方向發(fā)展，5V3.3V2.5V1.8V更低n內(nèi)嵌多種功能模塊nRAM，ROM，F(xiàn)IFO，DSP，CPUn向數(shù)、模混合可編程方向發(fā)展大的PLD生產(chǎn)廠家n最大的PLD供應(yīng)商之一nFPGA的發(fā)明者，最大的PLD供應(yīng)商之一nISP技術(shù)的發(fā)明者n提供軍品及宇航級(jí)產(chǎn)品PLD器件的分類按集成度n低密度nPROM,EPROM,EEPROM,PAL,PLA,GALn只能完成較小規(guī)模的邏輯電路n高密度，已經(jīng)有超過(guò)400萬(wàn)門的器件nEPLD ,CPLD,FPGAn可用于設(shè)計(jì)大規(guī)模的數(shù)字系統(tǒng)集成度高，甚至可以做到SOC（System On a Chip）PLD器件的分類按結(jié)構(gòu)特點(diǎn)n基于與或陣列結(jié)構(gòu)的器件陣列型nPROM，EEPROM，PAL，GAL，CPLDnCPLD的代表芯片如：Altera的MAX系列n基于門陣列結(jié)構(gòu)的器件單元型nFPGAPLD器件的分類按編程工藝n熔絲或反熔絲編程器件Actel的FPGA器件n體積小，集成度高，速度高，易加密，抗干擾，耐高溫n只能一次編程，在設(shè)計(jì)初期階段不靈活nSRAM