組合邏輯電路實(shí)現(xiàn)方式_第1頁
組合邏輯電路實(shí)現(xiàn)方式_第2頁
組合邏輯電路實(shí)現(xiàn)方式_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

組合邏輯電路的實(shí)現(xiàn)方式組合邏輯電路的實(shí)現(xiàn)方式主要講了如何得到組合電路實(shí)現(xiàn)的三種基 本結(jié)構(gòu)，包括“與非一與非結(jié)構(gòu)”“或非一或非結(jié)構(gòu)”“與或非結(jié) 構(gòu)”。與非一與非結(jié)構(gòu)若化簡(jiǎn)的結(jié)果是最簡(jiǎn)與或式，可以變換為與非一與非表達(dá)式F= AB + AB = AB + AB = ARAB輸斗J iscom也就是說，與或表達(dá)式可以直接用與非一與非結(jié)構(gòu)來實(shí)現(xiàn)2.或非一或非結(jié)構(gòu)若化簡(jiǎn)的結(jié)果是最簡(jiǎn)或與式，可以變換為或非非一或非表達(dá)式I =(A+ B)(A + B) = (A + B)(A + B) = (A + B) + (A +B)也就是說，或與表達(dá)式可以直接用或非一或非結(jié)構(gòu)來實(shí)現(xiàn)。wvw.d:3.與或非結(jié)構(gòu)直接的化簡(jiǎn)結(jié)果，一般不會(huì)得到“與或非”表達(dá)式。得到與或非表 達(dá)式有這樣幾種可能：(1)反函數(shù)的與或表達(dá)式更簡(jiǎn)單時(shí)，可以使用與或非表達(dá)式。(2)從選擇集成電路的實(shí)際出發(fā)，可能使用與或非結(jié)構(gòu)更合適。在 實(shí)習(xí)具體電路時(shí)，有時(shí)候使用或非門也許更節(jié)省成本，或者說使用與 或非結(jié)構(gòu)就更合適。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論