第2章 數(shù)字邏輯基礎(chǔ)

1、第2章 數(shù)字邏輯基礎(chǔ)【考點透視】本章主要考核邏輯代數(shù)初步，邏輯電路，觸發(fā)器，加法器，寄存器，計數(shù)器，譯碼器及分配器。掌握各種邏輯運算法則的語言，簡化邏輯式，數(shù)字邏輯的代數(shù)式表達(dá)及符號表達(dá)，會畫真值表，異或門、三態(tài)門的原理及應(yīng)用，觸發(fā)器的狀態(tài)、真值表及應(yīng)用，加法器的標(biāo)準(zhǔn)符號及真值表，寄存器原理及應(yīng)用，計數(shù)器原理及應(yīng)用，譯碼器原理及應(yīng)用，分配器原理及應(yīng)用?！就礁檹娀?xùn)練】一、 單項選擇題1. 若某CPU由16位字長，則CPU內(nèi)部每個通用寄存器應(yīng)由 C 個觸發(fā)器構(gòu)成。A2個 B64個C16個D8個2. 下列關(guān)于觸發(fā)器的敘述錯誤的是DA觸發(fā)器由邏輯電路加上適當(dāng)?shù)姆答仒?gòu)成B觸發(fā)器的最大特點是具有記憶

2、功能C觸發(fā)器可以組成寄存器、計數(shù)器等D觸發(fā)器本身可以構(gòu)成一個最簡單的組合邏輯電路3. 分配器和計數(shù)器相連使用，可用作AA節(jié)拍發(fā)生器B計數(shù)器C寄存器D譯碼器4. 若RS觸發(fā)器當(dāng)前處在Q=0的穩(wěn)定狀態(tài)，為使它變?yōu)镼=1的穩(wěn)態(tài)，應(yīng)使R和S分別為CA0,0B0,1C1,0D1,15. 與A+A的結(jié)果相同的是DAA·AB1·ACA0D以上都相同6. 若邏輯運算為Y=A+B，則當(dāng)A=B=1時，Y為BA0B1C20D107. 半加器的輸入A、B為 D 時，其輸出的H（和）與J（進(jìn)位）為（0,1）。A0,0B1,0C0,1D1,18. D觸發(fā)器只有在 C 信號到來時刻才能接受輸入信息。AR

3、端 BS端信號CCP脈沖DD端9. 若或非門的輸入變量為A、B和C，輸出變量為Y，則只有當(dāng)A、B與C分別為 A 時，Y才為1。A0,0,0B1,0,0C0,1,1D1,1,110. 邏輯式A+AB的最簡式為AAABABCABDB11. 若“與非”門輸入為A和B，只有當(dāng)A、B分別為 D 時，輸出Y=0。A0,0B0,1C1,0D1,112. 邏輯式Y(jié)=AB+AB+AB的最簡式為CAB+ABBA+ABCA+BDB13. 若有一個二端輸入四端輸出的譯碼器，下面 B 是不可能出現(xiàn)的。A1011B0110C1000D010014. 下列有關(guān)計數(shù)錯誤的是 DA二進(jìn)制計數(shù)器是最基本、最簡單的計數(shù)器B計數(shù)器實

4、質(zhì)上是對輸入脈沖個數(shù)進(jìn)行計數(shù)C計數(shù)器由觸發(fā)器即控制邏輯組成D異步計數(shù)器比同步計數(shù)器速度快15. 只有當(dāng)與非門的輸入變量A、B的值為 A 時，其輸出才為1。A0,0B0,1C1,0D1,116. 四位二進(jìn)制寄存器可存放四位二進(jìn)制數(shù)，它是由四個 C 構(gòu)成的。A“與”門B“與非”門C觸發(fā)器D“或”門17. 以下式子不正確的是DAAAB=ABBAB=ABCABBAB=ABDAB=A·B18. 8421碼十進(jìn)制計數(shù)器可記錄最小的數(shù)是0000，最大的數(shù)是DA1010B1110C1100D100119. 以下敘述正確的是CARS觸發(fā)器兩輸入端取任意值均有穩(wěn)定狀態(tài)BD觸發(fā)器的輸入端為“1”時，它立即

5、輸出“1”CRS觸發(fā)器RD懸空等效于它接高電平D若D觸發(fā)器自己的D和Q相接則它無法工作20. 在由四個D觸發(fā)器構(gòu)成的左移循環(huán)寄存器中，右當(dāng)前值為0111，則經(jīng)過三個時鐘脈沖以后，當(dāng)前值為AA1011B1001C1101D101021. 8位無符號定點整數(shù)的數(shù)值范圍是CA0255B0127C0256D012822. 邏輯式Y(jié)=ABCABC的最簡式是DAABB0CBCD123. 要實現(xiàn)邏輯運算Y=AB，應(yīng)使用DA“與”門B“與非”門C“或”門D“或非”門24. 譯碼器的電路由 組成。DAD觸發(fā)器B計數(shù)器加譯碼電路C寄存器D寄存器加譯碼電路25. 下面敘述關(guān)系正確的是DA1A=1B1A=0C1A=A

6、C1A=A26. 下列布爾代數(shù)運算中正確的是AA11=1B11=0C11=10DA，B，C都不對27. 邏輯式AA=BA0B1CADA28. 下列選項中，不是最基本的邏輯電路的是CA與門電路B或門電路C三態(tài)門電路D非門電路29. 用“與非”構(gòu)成的三態(tài)門，其中 B 的作用是決定輸出、輸入間是否有“與非”關(guān)系。A輸入端B使能端C輸出端D以上都不對30. 下列中非法的邏輯式是BAAABB2ABCABCDAB31. 以下與ABACBC相等的是DA0B1CABDABC32. “或非”門中，A為輸入端，B為輸出端，則A、B均為低電壓時，輸出Y為CA11B10C1D033. 觸發(fā)器有 個輸出端。CA1個B3

7、個C2個D4個34. 用觸發(fā)器可以構(gòu)成AA寄存器B譯碼器C加法器D邏輯器35. 算術(shù)邏輯單元ALU中應(yīng)該包括CA計數(shù)器B寄存器C加法器D譯碼器36. 下面說法錯誤的是CA“與”門的輸入端可以是兩個或兩個以上B“異或”門的輸入端只能是兩個C三態(tài)門的輸出端有兩個狀態(tài)，其中“三態(tài)”是指EN端D“非”門只允許有一個輸入端37. 若門電路的輸入量為1、1，輸出量為0，不可能完成此功能的是DA“異或”門B“與非”門C“或非”門D“與”門38. 下列邏輯代數(shù)運算，正確的是AA01=1B00=1C11=2D11=1039. 某移位寄存器當(dāng)前值Q3Q2Q1Q0=1011，經(jīng)三次脈沖后它變?yōu)?101，則它是CA左

8、移寄存器Din=1B左移循環(huán)寄存器C右移寄存器Din=1D右移循環(huán)寄存器40. 下列敘述正確的是DA門電路是具有記憶功能的電路DBRS觸發(fā)器由門電路構(gòu)成，沒有記憶功能CRS觸發(fā)器沒有記憶功能，D觸發(fā)器有記憶功能DRS觸發(fā)器由門電路構(gòu)成，由交叉耦合使觸發(fā)器有了記憶功能41. 與AB相等的是CAABBABCABDAB42. 下列邏輯代數(shù)運算，正確的是AA0·0=0B0·1=1C1·1=0D1=143. 邏輯代數(shù)中，A·（AB）=AAABACABDAB44. 邏輯代數(shù)中A·0=DAABAC1D045. 邏輯代數(shù)中A·A=AAABAC1D04

9、6. 邏輯代數(shù)中A=AAABAC1D047. 邏輯代數(shù)中A·A=CA1BAC0DA48. “異或”門的邏輯表達(dá)式為Y=(AB) CAABABBABABCABABDABAB49. 某譯碼器輸出正確的是A0101B1011C0011D101050. 邏輯代數(shù)中，不正確的是BAAA=ABA·A=1CA0=ADA·1=A51. 邏輯代數(shù)中，不正確的是CAAB=BABA·B=B·ACA（BC）=（A·B）CD（A）52. 以下論述正確的是BARS觸發(fā)器不能構(gòu)成寄存器B各種觸發(fā)器都能構(gòu)成寄存器C計數(shù)器只能由RS觸發(fā)器構(gòu)成D同步計數(shù)器的結(jié)構(gòu)簡單，工

10、作速度快53. 以下敘述正確的是DA門電路具有記憶功能BRS觸發(fā)器沒有記憶功能CD觸發(fā)器沒有記憶功能DRS觸發(fā)器和D觸發(fā)器都有記憶功能54. 當(dāng)ABC= 時，邏輯表達(dá)式Y(jié)=ABCABC=1。C D .A000B010C101D11155. 若RS觸發(fā)器當(dāng)前的輸出為Q=0，為使觸發(fā)器翻轉(zhuǎn)成Q=1，應(yīng)使R、S分別為CA0,0B0,1C1,0D1,156. 邏輯代數(shù)中，A（A·B）=AAABACA·BDAB57. 若“或非”門的輸入變量為A和B，輸出變量為Y，則只有當(dāng)A與B分別為 A 時，Y才為1。A0,0B1,0C0,1D1,158. 邏輯代數(shù)中，AA·B=DAA&#

11、183;BBABCABDAB59. 若門電路的輸入為1、0，輸出為1，則不可能完成此功能的是 CA“與非”門B“或”門C“與”門D以上均對60. 某移位寄存器的初始狀態(tài)為1101，經(jīng)過二次移位后變成0011。則該寄存器是CA左移寄存器（末位補0）B左移寄存器（末位補1）C右移寄存器（高位補0）D右移寄存器（高位補1）61. 組成分配器的是BA計數(shù)器，寄存器B計數(shù)器，譯碼器C寄存器，加法器D加法器，譯碼器62. 需要用觸發(fā)器的是C A半加器B全加器C寄存器D譯碼器63. 若“與非”輸入為A和B，只有當(dāng)A、B分別為 D 時，輸出Y=0。A0,0B0,1C1,0D1,164. 設(shè)四位二進(jìn)制基本寄存器

12、的初始狀態(tài)為0000，輸入總是0001，在兩個脈沖到來后，該寄存器的狀態(tài)為B A0000B0001C0010D001165. 在三位二進(jìn)制計數(shù)器中，若當(dāng)前Q3Q2Q1=011，如經(jīng)過三次脈沖它變?yōu)锽A101B110C001D010二、 填空題1. 三態(tài)門輸出端有三種狀態(tài)： 高電位 、 低電位 和 高阻 狀態(tài)。2. 要使RS觸發(fā)器輸出為Q=0的穩(wěn)定狀態(tài)，應(yīng)使S= 1 ，R=0。3. 若半加器的兩個輸入端為A和B，則它的本位和H= AB ，進(jìn)位J= AB 。4. D觸發(fā)器僅當(dāng)在CP由 0 變 1 時將輸入D的狀態(tài)送給觸發(fā)器Q，故稱為 脈沖前沿 觸發(fā)。5. RS觸發(fā)器的兩個輸入端均為“1”時，其輸出

13、端Q將 不變 。6. 分配器可由 計數(shù)器 和 譯碼器 組成，分配器與計數(shù)器相連使用可用作 節(jié)拍脈沖器 。7. 加法器由 半加器 和 全加器 兩種，可由 異或 門組成。8. AAB的最簡式是 A 。9. 根據(jù)邏輯代數(shù)定義，AA= A 。10. 三態(tài)門EN端稱為 使能端 。11. 若RS觸發(fā)器R=1且S=1，則它處于 維持 狀態(tài)。12. 為將RS觸發(fā)器清零，則輸入端R應(yīng)為0，S應(yīng)為 1 ，輸出端Q為 0 。13. 為將RS觸發(fā)器置1，則輸入端S應(yīng)為0，R應(yīng)為 1 ，輸出端Q為 1 。14. 當(dāng)RS觸發(fā)器的R=0,、S=0時，輸出端Q處于 不穩(wěn)定 狀態(tài)。15. 程序計數(shù)器由 觸發(fā)器 構(gòu)成。16. 邏

14、輯運算中AA= A ，A·A= A ，AA= 0 。17. 設(shè)計數(shù)器當(dāng)前值Q4Q3Q2Q1=0110，若它是十進(jìn)制計數(shù)器，問經(jīng)過五個脈沖后Q4Q3Q2Q1= 0001 ；若它是二進(jìn)制計數(shù)器，則Q4Q3Q2Q1= 1011 。18. 某邏輯有三個輸入端A、B、C，其中C=1，若此門為“與”門則輸出為 AB ，若它是“或非”門則輸出為 O 。19. 若譯碼器的輸出端有8個，則它的輸入端是 3 位二進(jìn)制數(shù)。20. 分配器由一個三位 計數(shù)器 和譯碼器組成。21. 分配器可用作 節(jié)拍脈沖器 。22. 二進(jìn)制計數(shù)器是對 計數(shù)脈沖CP 的個數(shù)進(jìn)行計數(shù)。23. 二進(jìn)制計數(shù)器分異步計數(shù)器和 同步 計數(shù)

15、器兩種，而 同步 計數(shù)器的速度更快。24. 二位8421碼十進(jìn)制計數(shù)器需要8 個D觸發(fā)器構(gòu)成。25. L=ABADADACBDACEFBEED簡化為 ACBDBE 。26. L=ABCABDABCCDBD簡化為 BCD 。三、 計算題1. 用公式法證明下列等式（1） ABCABCABC=ACAB（2） AABCACD（CD）E=ACDE2. 用真值表證明（1） ABAC=ABACBC（2） AAB=AB（3） ABC=ABC（4） AB=AB 3. 化簡下列邏輯函數(shù)（1） Y=（AB）（AC）（2） Y=ABACBC（3） Y=（ABC）（ABC）（4） Y=（AAB）（BAB）（5） Y=A

16、（ACBD）B（CDE）BC（6） Y=ABCABAC4. 當(dāng)邏輯變量A、B、C取何值時，F(xiàn)=ABC（AB）的邏輯值為1？四、 問答題1. 什么是觸發(fā)器，它有什么作用？2. 什么叫半加器和全加器？寫出它們的真值表。3. 試述二進(jìn)制計數(shù)器與8421碼十進(jìn)制計數(shù)器的區(qū)別。4. 邏輯代數(shù)與普通代數(shù)的本質(zhì)區(qū)別是什么？5. 邏輯代數(shù)的基本運算有哪些？6. 邏輯加的基本運算規(guī)則是什么？7. 邏輯乘的基本運算規(guī)則是什么？8. 邏輯非的基本運算規(guī)則是什么？9. 邏輯代數(shù)的運算法則是什么？10. 什么是“三態(tài)”門？11. 寫出各種邏輯門電路的標(biāo)準(zhǔn)符號、邏輯表達(dá)式、真值表。12. 說明RS觸發(fā)器為什么具有雙穩(wěn)態(tài)？

17、13. 試述譯碼器的原理。14. 試述分配器的原理。15. 設(shè)計一個熟人為A、B、C，輸出為S、C的全加器，要求：（1） 寫出真值表（2） 畫出全加器標(biāo)準(zhǔn)符號16. 如圖2-1所示，是一個由三個D觸發(fā)器構(gòu)成的寄存器，試問它是個完成什么功能的寄存器？設(shè)它的初始狀態(tài)Q2Q1Q0=101，在加入2個CP脈沖后，Q2Q1Q0=？此后再加入一個CP脈沖后，Q2Q1Q0=？Q0Q1Q2ID CIID CIID CICP圖2-117. 設(shè)有一個D觸發(fā)器，初始狀態(tài)為“0”態(tài)。當(dāng)D=1時，觸發(fā)脈沖CP先由CP=0，再變?yōu)?1，再變?yōu)?0，試寫出這三種狀態(tài)下觸發(fā)器輸出端Q的值。18. 如圖2-2所示，兩位二進(jìn)制計

18、數(shù)器加譯碼器電路，若初始狀態(tài)為C2C1=10，則Y3Y2Y1Y0=？加入兩個計數(shù)脈沖后Y3Y2Y1Y0=？Y3Y2Y1Y0Q1 Q1C1Q2 Q2C2計數(shù)脈沖二進(jìn)制計數(shù)器圖2-219. 指出圖2-3是完成何功能的寄存器？設(shè)電路的初始狀態(tài)Q3Q2Q1Q0=1101，在加入一個時鐘脈沖后，Q3Q2Q1Q0=？Q0Q1Q2Q3D C0Q QD C1Q QD C2Q QD C3Q QCP圖2-320. 如圖2-4所示由三個D型觸發(fā)器構(gòu)成的寄存器，試問它是個完成什么功能的寄存器？設(shè)它的初始狀態(tài)Q3Q2Q1=011，在加入2個CP脈沖后，Q3Q2Q1=？此后再加入1個CP脈沖后Q3Q2Q1=？Q1Q2Q3

19、ID CIID CIID CICP圖2-421. 設(shè)計一個輸入為A、B，輸出為H、J的半加器，要求：（1） 寫出真值表（2） 寫出邏輯表達(dá)式22. 如圖2-5所示電路的功能是什么？Q3Q2Q1Q0ID CIID CIID CIID CICP圖2-5若初始值Q3Q2Q1Q0=1011問：經(jīng)過兩個脈沖后Q3Q2Q1Q0=？若再經(jīng)過一脈沖Q3Q2Q1Q0=？23. 如圖2-6所示兩位二進(jìn)制計數(shù)器加譯碼器，若初始狀態(tài)下Y3Y2Y1Y0=0111，問再經(jīng)過兩個計數(shù)后Y3Y2Y1Y0=？問經(jīng)過幾個狀態(tài)后它能變成1000碼？Y3Y2Y1Y0C2Q2 Q2C1Q1 Q1圖2-624. 如圖2-7為二進(jìn)制計數(shù)器

20、加譯碼器電路。若初態(tài)C2C1=00（即Q2Q1=00）則輸出Y3Y2Y1Y0=？若再加入兩個脈沖后Y3Y2Y1Y0=？Y3Y2Y1Y0Q2Q2Q1Q1C2C1圖2-725. 如圖2-8所示由三個D觸發(fā)器構(gòu)成的寄存器，試問它是個完成什么功能的寄存器？設(shè)初始狀態(tài)Q2Q1Q0=011，在加入1個CP脈沖后，Q2Q1Q0=？，此后再加入一個CP脈沖后，Q2Q1Q0=？ID CIID CIQ2Q1ID CIQ0“1”CP圖2-826. 建立Y=X1X2X3的真值表.27. 如圖2-9所示的邏輯功能是什么？若初始值Q2Q1Q0=101問加入兩個脈沖后Q2Q1Q0=？若再加入兩個脈沖后Q2Q1Q0=？Q0Q

21、1Q2DDDCP圖2-928. 圖2-10是一個二位二進(jìn)制計數(shù)器譯碼器電路，若初始狀態(tài)C2C1=11，則輸出Y3Y2Y1Y0為多少？加入兩個計數(shù)脈沖后，輸出Y3Y2Y1Y0又為多少？Y3Y2Y1Y0&&&&Q1 Q1Q2 Q2C2C1計數(shù)脈沖圖2-629. 畫出RS基本觸發(fā)器的結(jié)構(gòu)圖，說明它的兩個穩(wěn)定狀態(tài)?！緟⒖即鸢浮恳?、 單項選擇題 110CDACDBDCAA1120DCBDACDDCD2130CDDDDABCBB3140DDCACCDABD4150CAADAACCBB5160CBDCCAADCC6165BCDCB二、 填空題1. 高電位低電位高阻2. 13.

22、 ABAB4. 01脈沖前沿5. 保存不變6. 計數(shù)器譯碼器節(jié)拍脈沖器7. 半加器全加器異或8. AB9. A10. 使能端11. 維持12. 1013. 1114. 不穩(wěn)定15. 觸發(fā)器16. AA017. 0001101118. AB019. 320. 二進(jìn)制計數(shù)器21. 節(jié)拍脈沖器22. 計數(shù)脈沖CP23. 同步同步24. 825. ACBDBE26. BCD三、 計算題1. 用公式法證明下列等式（1） ABCABCABC=ACAB解：ABCABCABC=ABCABCABCABC =AC（BB）AB（CC） = ACAB（2） AABCACD（CD）E=ACDE解：AABCACD（CD）

23、E=A（1BC）ACD（CD）E利用去因子法 =AACD（CD）E利用摩根定律 =ACD（CD）E = ACD（CD）E = ACDE【解析】任意布爾式都可以轉(zhuǎn)化成“與或型”的布爾式。所以我們主要討論“與或型”布爾式的化簡。方法如下：第一步：用公式ABAB=A進(jìn)行檢驗，看是否存在可和項。（和項法）第二步：用公式AAB=A進(jìn)行檢驗，看是否存在可吸收項。（吸收法）第三步：用公式AAB=AB進(jìn)行檢驗，看能否化簡。（去因子法）第四步：用公式ABACBC=ABAC進(jìn)行檢驗，看有無可消去的“與項”。（消項法）第五步：用公式AB=A·B或A·B=AB使用摩根定律進(jìn)行或與轉(zhuǎn)換（1） 合項法

24、ABAB=A，利用合項法，當(dāng)兩個“與”項中，一部分變量相同A，而另一部分互為反變量時B和B，互為反變量B和B這部分將被合并掉?！纠緼BAB=A（BB）=A（2） 吸收法AAB=A，利用吸收法，當(dāng)一個較大的“與”項AB含有了一個較小的“與”項A，則大的“與”項將被較小“與”項A吸收【例】AAB=A（1B）=A·1=A（3） 去因子法AAB=AB，利用去因子法，當(dāng)一個“與”項中含有另外一個“與”項的反變量成分時，則該反變量成分是多余的。【例】AAB=AABAB=AB（AA）=AB·1=AB（4） 消項法（包含律）ABACBC=ABAC，利用消項法，在表達(dá)式中，其中兩項，有一部

25、分互為反變量，剩余的部分正好與表達(dá)式中的第三個“與項”相同，那么這個第三個與項是多余的?！纠緼BACBC=ABAC（AA）BC =ABACABCABC =AB（1C）AC（1B） =ABAC（5） 摩根定律（反演律）AB=A·B或A·B=AB2. 用真值表證明（1） ABAC=ABACBCABCABACABACBC0000000100010000111110000101001101111111由真值表看出，對應(yīng)變量A、B、C的所有取值，ABAC與ABACBC的值都相等，因此等式成立。（2） AAB=ABABAABAB0000011110111111據(jù)真值表，對應(yīng)變量A、B

26、的所有取值，AAB與AB的值都相等，因此等式成立。（3） ABC=ABCABCABC左=ABCABC右=ABC000111101001110010010101010011100010100011010101010010110001010111000010可見，A、B、C每組取值都有左、右相等，所以ABC=ABC。（4） AB=AB ABAB左=ABAB右=AB0001111010110110110111110000可見，對應(yīng)變量A、B的所有取值，AB與AB的值都相等，因此等式成立。3. 化簡下列邏輯函數(shù)（1） Y=（AB）（AC）=A（AC）B（AC）=AAACABBC=A（1B）ACBC=A

27、ACBC=A（1C）BC利用摩根定律=ABC（2） Y=ABACBC=AB（AB）C利用去因子法=AB（AB）C=ABC利用摩根定律（3） Y=（ABC）（ABC）=（ABC）（ABC）=（ABC）（ABC）=AABCBABCCABC=ABCABCABC利用去因子法=ABC（4） Y=（AAB）（BAB）=（AB）（BA）=ABAABBAB=ABABAB=A（B1）B（1A）=AB（5） Y=A（ACBD）B（CDE）BCAA=0=AACABCBCBDEBC=ABCBCBDEBC=BC（A1）BDEBC=BCBDEBCCC=1=B（CC）BDE=BBDE=B（1DE）利用摩根定律=B（6） Y

28、=ABCABAC=（ABC）（ABAC）=AABAACBABBACCABCAC=ABACABABCABCAC=ABACABC=AB（1C）AC=ABAC4. 當(dāng)邏輯變量A、B、C取何值時，F(xiàn)=ABC（AB）的邏輯值為1？利用摩根定律解： F=ABC（AB）= A·BC（AB）=A·（BC）（AB）AA=0=A·（BABBCACB）=ABAABBACAACB=ABC當(dāng)A=0，B=C=1時，F(xiàn)=1四、 問答題1. 什么是觸發(fā)器，它有什么作用？答：觸發(fā)器是計算機中各種復(fù)雜邏輯電路的基礎(chǔ)，計數(shù)器、運算器、寄存器等等主要都是由觸發(fā)器組成的，觸發(fā)器有兩個輸出端，以決定其狀態(tài)（

29、1或0）。2. 什么叫半加器和全加器？寫出它們的真值表。答：加法器分為半加器和全加器。將兩個邏輯變量A、B相加后，求其“和”及“進(jìn)位”的邏輯電路稱為半加器。若把低位半加器的進(jìn)位也作為此半加器的輸入端，則此加法器稱為全加器。半加器的真值表AB和進(jìn)位0000011010101101全加器的真值表AB低位進(jìn)位和進(jìn)位00000001100101001101100101010111001111113. 試述二進(jìn)制計數(shù)器與8421碼十進(jìn)制計數(shù)器的區(qū)別。答：二進(jìn)制計數(shù)器的基本原理是“逢二進(jìn)一”。在日常生活中，大量的計數(shù)是十進(jìn)制計數(shù)。十進(jìn)制計數(shù)的特點是“逢十進(jìn)一”，8421編碼計數(shù)器和四位二進(jìn)制計數(shù)器不同之處

30、在于：在19個脈沖到來時，8421十進(jìn)制和二進(jìn)制計數(shù)器一樣都逢二進(jìn)一，當(dāng)?shù)谑畟€脈沖到達(dá)時，C1變0后不進(jìn)位到C2而是進(jìn)位到C4，使計數(shù)器由“1001”返回“0000”，實現(xiàn)8421碼十進(jìn)制計數(shù)。4. 邏輯代數(shù)與普通代數(shù)的本質(zhì)區(qū)別是什么？答：邏輯代數(shù)是研究復(fù)雜的邏輯關(guān)系的有力工具，人們也往往稱為布爾代數(shù)。邏輯代數(shù)和一般代數(shù)不同，一般代數(shù)變量的值是連續(xù)的，而邏輯代數(shù)中變量的值只有兩個：1和0；盡管在邏輯代數(shù)的運算中某些規(guī)則和普通代數(shù)相同，但邏輯代數(shù)中的0和1,的意義絕不是普通代數(shù)中的數(shù)值0和1，它只代表某種物理量的狀態(tài)，因此，邏輯代數(shù)運算含義和普通代數(shù)完全不同。5. 邏輯代數(shù)的基本運算有哪些？答：

31、在邏輯代數(shù)中，基本的邏輯運算有三種，即：邏輯加、邏輯乘和邏輯非運算。其他所有邏輯運算都可以由這三種基本運算構(gòu)成。6. 邏輯加的基本運算規(guī)則是什么？答：00=0A0=A01=1A1=110=1AA=A11=17. 邏輯乘的基本運算規(guī)則是什么？答：0·0=0A·0=00·1=0A·1=A1·0=0A·A=A1·1=·8. 邏輯非的基本運算規(guī)則是什么？答：0=1AA=11=0A·A=0A=A9. 邏輯代數(shù)的運算法則是什么？答：和普通代數(shù)一樣，邏輯代數(shù)也有類似的運算法則，如邏輯代數(shù)同樣適合用交換律、結(jié)合律和分配率

32、三種運算法則。結(jié)合律：AB=BAAB=BA結(jié)合律：（AB）C=A（BC）（AB）C=A（BC）分配率：A（BC）=ABAC10. 什么是“三態(tài)”門？答：在計算機部件中還有一種特殊的門電路“三態(tài)”門，它和一般門電路的區(qū)別在于它有三種輸出狀態(tài)，即除高位輸出狀態(tài)（“1”）、低位輸出狀態(tài)（“0”）以外，還有第三種輸出狀態(tài)，稱“高阻狀態(tài)”，在此狀態(tài)下，門電路的輸出端既無電流輸出，也無電流灌入，使門電路處于“隔離狀態(tài)”，即第三態(tài)狀態(tài)，三態(tài)門之名也就由此而得。11. 寫出各種邏輯門電路的標(biāo)準(zhǔn)符號、邏輯表達(dá)式、真值表。答：真值表邏輯表達(dá)式準(zhǔn)符合名稱ABY000010100111&ABYY=A·

33、;B“與”邏輯門ABY000011101111Y=AB1ABY“或”邏輯門AY0110Y=AAY“非”邏輯門Y=AB&ABY“與非”邏輯門ABY0010111011101ABYABY001010100110“或非”邏輯門Y=ABABYY=ABABABY000011101110“異或”邏輯門BAYEN三態(tài)門12. 說明RS觸發(fā)器為什么具有雙穩(wěn)態(tài)？答：（a）邏輯題&&S R（b）邏輯符號圖1 由與非門組成的基本RS觸發(fā)器所謂“雙穩(wěn)態(tài)”的意思是：在正常情況下，RS觸發(fā)器的輸出端Q和Q的狀態(tài)總是相反且穩(wěn)定的。SD和RD稱為直接置“1”端和直接置“0”端。當(dāng)SD置低電位時使Q=1

34、，因RD端懸空（等效于高電位），故“與非”門1的兩個輸入端（RD和Q）都為高電位，因而這個“與非”門的輸出端Q為低電位，由于這個Q又是“與非”門2的輸入端，從而維持了“與非”門2的輸出為1，因而即使SD恢復(fù)高電位時，“與非”門2也保存1狀態(tài)，且穩(wěn)定下來。當(dāng)RD置低電位時，使Q=0，且RD的低電位輸入撤銷后能穩(wěn)定維持Q=0，所以叫雙穩(wěn)態(tài)。13. 試述譯碼器的原理。答：譯碼器就是將制定的數(shù)碼翻譯成相應(yīng)的狀態(tài)輸出，使其輸出通道中相應(yīng)的一條有信號輸出（脈沖或電位），例如一個三位的二進(jìn)制數(shù)可有八個狀態(tài)，即000、001、010、011、100、101、110、111，因此可有有8條相應(yīng)的輸出線。（圖請見

35、教材28頁圖2.25）14. 試述分配器的原理。答：分配器可用作節(jié)拍脈沖器。它具有多條輸出線，在每條輸出線上能按一定順序輸出信號，計數(shù)器計數(shù)時，依次有07號線上輸出低電位。（圖請見教材28頁圖2.26）15. 設(shè)計一個熟人為A、B、C，輸出為S、C的全加器，要求：（1） 寫出真值表（2） 畫出全加器標(biāo)準(zhǔn)符號答：（1）真值表如下：ABCSC0000000110010100110110010101011100111111（2）全加器標(biāo)準(zhǔn)符號J全加器的標(biāo)準(zhǔn)符號JHAB16. 如圖2-1所示，是一個由三個D觸發(fā)器構(gòu)成的寄存器，試問它是個完成什么功能的寄存器？設(shè)它的初始狀態(tài)Q2Q1Q0=101，在加入2

36、個CP脈沖后，Q2Q1Q0=？此后再加入一個CP脈沖后，Q2Q1Q0=？Q0Q1Q2ID CIID CIID CICP圖2-1答：（1） 循環(huán)右移寄存器（2） Q2Q1Q0=011加入一個脈沖變成110，再加入一個脈沖變成011（3） Q2Q1Q0=10117. 設(shè)有一個D觸發(fā)器，初始狀態(tài)為“0”態(tài)。當(dāng)D=1時，觸發(fā)脈沖CP先由CP=0，再變?yōu)?1，再變?yōu)?0，試寫出這三種狀態(tài)下觸發(fā)器輸出端Q的值。答：D觸發(fā)器初始狀態(tài)為“0”的含義是Q=0。（1） 當(dāng)CP=0，但觸發(fā)器脈沖的上升沿位達(dá)到時，D=1不能改變觸發(fā)器的工作狀態(tài)，輸出端Q保存原來的狀態(tài)，即Q=0。（2） 當(dāng)CP=01時，表示脈沖的前沿

37、到達(dá)，則Q和D的狀態(tài)保持一致，Q=1。（3） 當(dāng)CP=10時，表示脈沖的后沿到達(dá)，但因D觸發(fā)器的觸發(fā)脈沖CP有效邊沿規(guī)定為上升沿有效，所以此時無論D如何變化均不能改變D觸發(fā)器的工作狀態(tài)，Q=1。18. 如圖2-2所示，兩位二進(jìn)制計數(shù)器加譯碼器電路，若初始狀態(tài)為C2C1=10，則Y3Y2Y1Y0=？加入兩個計數(shù)脈沖后Y3Y2Y1Y0=？Y3Y2Y1Y0Q1 Q1C1Q2 Q2C2計數(shù)脈沖二進(jìn)制計數(shù)器圖2-2答：由圖可寫出Y3Y2Y1Y0的邏輯表達(dá)式：Y0=Q2·Q1Y1=Q2·Q1Y2=Q2·Q1Y3=Q2·Q1（1） Y3Y2Y1Y0=1011（2） Y

38、3Y2Y1Y0=111019. 指出圖2-3是完成何功能的寄存器？設(shè)電路的初始狀態(tài)Q3Q2Q1Q0=1101，在加入一個時鐘脈沖后，Q3Q2Q1Q0=？Q0Q1Q2Q3D C0Q QD C1Q QD C2Q QD C3Q QCP圖2-3解：（1） 圖2-3是完成算術(shù)右移的移位寄存器（2） Q3Q2Q1Q0=111020. 如圖2-4所示由三個D型觸發(fā)器構(gòu)成的寄存器，試問它是個完成什么功能的寄存器？設(shè)它的初始狀態(tài)Q3Q2Q1=011，在加入2個CP脈沖后，Q3Q2Q1=？此后再加入1個CP脈沖后Q3Q2Q1=？Q1Q2Q3ID CIID CIID CICP圖2-4答：（1） 圖2-4是完成循環(huán)右

39、移的移位寄存器（2） Q3Q2Q1=110（3） Q3Q2Q1=01121. 設(shè)計一個輸入為A、B，輸出為H、J的半加器，要求：（1） 寫出真值表（2） 寫出邏輯表達(dá)式答：（1）真值表ABHJ0000011010101101（2）邏輯表達(dá)式如下：H=ABABJ=AB22. 如圖2-5所示電路的功能是什么？Q3Q2Q1Q0ID CIID CIID CIID CICP圖2-5若初始值Q3Q2Q1Q0=1011問：經(jīng)過兩個脈沖后Q3Q2Q1Q0=？若再經(jīng)過一脈沖Q3Q2Q1Q0=？答：（1） 圖2-5是右移寄存器（2） Q3Q2Q1Q0=0010（3） Q3Q2Q1Q0=000123. 如圖2-6所

40、示兩位二進(jìn)制計數(shù)器加譯碼器，若初始狀態(tài)下Y3Y2Y1Y0=0111，問再經(jīng)過兩個計數(shù)后Y3Y2Y1Y0=？問經(jīng)過幾個狀態(tài)后它能變成1000碼？Y3Y2Y1Y0C2Q2 Q2C1Q1 Q1圖2-6答：由圖2-6可以求得Y3Y2Y1Y0的邏輯表達(dá)式：Y0=Q2·Q1Y1=Q2·Q1Y2=Q2·Q1Y3=Q2·Q1（1） 根據(jù)初始狀態(tài)Y3Y2Y1Y0=0111，（因為表達(dá)式Y(jié)3= Q2·Q1=0）可導(dǎo)出此時Q2Q1=11。在經(jīng)過兩個計數(shù)后Y3Y2Y1Y0=1101（2） Q2Q1有四種狀態(tài)00、01、10、11初始狀態(tài)：Q2Q1=11時，Y3Y2Y1

41、Y0=0111。經(jīng)一個脈沖后，Q2Q1=00時，Y3Y2Y1Y0=1110。再經(jīng)一個脈沖后，Q2Q1=01時，Y3Y2Y1Y0=1101。再經(jīng)一個脈沖后，Q2Q1=10時，Y3Y2Y1Y0=1011。可以得出Q2Q1的四種狀態(tài)都不能使Y3Y2Y1Y0成為1000，故不能變成1000。24. 如圖2-7為二進(jìn)制計數(shù)器加譯碼器電路。若初態(tài)C2C1=00（即Q2Q1=00）則輸出Y3Y2Y1Y0=？若再加入兩個脈沖后Y3Y2Y1Y0=？Y3Y2Y1Y0Q2Q2Q1Q1C2C1圖2-7答：由圖2-7可以求得Y3Y2Y1Y0的邏輯表達(dá)式：Y0=Q2·Q1Y1=Q2·Q1Y2=Q2&#

42、183;Q1Y3=Q2·Q1（1） C2C1=00，代入邏輯表達(dá)式得，Y3Y2Y1Y0=1110。（2） 再經(jīng)過兩個脈沖后，C2C1=10，代入邏輯表達(dá)式的，Y3Y2Y1Y0=101125. 如圖2-8所示由三個D觸發(fā)器構(gòu)成的寄存器，試問它是個完成什么功能的寄存器？設(shè)初始狀態(tài)Q2Q1Q0=011，在加入1個CP脈沖后，Q2Q1Q0=？，此后再加入一個CP脈沖后，Q2Q1Q0=？ID CIID CIQ2Q1ID CIQ0“1”CP圖2-8解：（1） 移入“1”的右移寄存器；（2） Q2Q1Q0=101；（3） Q2Q1Q0=11026. 建立Y=X1X2X3的真值表.答：X1X2X3X1X2X3X1X2X3000010010101001011011000110101110011111027. 如圖2-9所示的邏輯功能是什么？若初始值Q2Q1Q0=101問加入兩個脈沖后Q2Q1Q0=？若再加入兩個脈沖后Q2Q1Q0=？Q0Q1Q2DDDCP圖2-9解：（1） 左移循環(huán)寄存器（2） Q2Q1Q0=110（3） Q2Q1Q0=01128. 圖2-10是一個二位二進(jìn)制計數(shù)器譯碼器電路，若初始狀態(tài)C2C1=11，則輸出Y3Y2Y1