觸發(fā)器集成電路設(shè)計(jì)Cadence軟件模擬仿真

1、專業(yè)綜合技能訓(xùn)練報(bào)告JK觸發(fā)器的設(shè)計(jì) 一、 實(shí)驗(yàn)?zāi)康模?、熟悉UNIX的概念與基本操作;2、掌握 Cadence軟件的基本操作;3、了解Schematic設(shè)計(jì)環(huán)境4、掌握原理圖的設(shè)計(jì)方法5、熟悉前仿真參數(shù)設(shè)置和仿真步驟6、學(xué)會(huì)驗(yàn)證仿真結(jié)果二、實(shí)驗(yàn)原理1、JK觸發(fā)器的構(gòu)造及功能：觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元。本次是用MOS 器件設(shè)計(jì)一個(gè)JK觸發(fā)器，通過JK 觸發(fā)器的功能設(shè)計(jì)電路圖，再轉(zhuǎn)換為MOS 器件的電路。觸發(fā)器是一個(gè)具有記憶功能的二進(jìn)制信息存儲器件，是構(gòu)成多種時(shí)序電路的最基本邏輯單元。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，即"0"和&

2、quot;1"，在一定的外界信號作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。由于采用的電路結(jié)構(gòu)形式不同，觸發(fā)信號的觸發(fā)方式也不一樣。根據(jù)觸發(fā)方式觸發(fā)器可分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。電平觸發(fā)方式結(jié)構(gòu)簡單、觸發(fā)速度快。在時(shí)鐘信號有效電平期間（CLK=1 或CLK=0），觸發(fā)器總是處于可翻轉(zhuǎn)狀態(tài)，輸入信號的變化都會(huì)引起觸發(fā)器狀態(tài)的變化。在時(shí)鐘信號無效電平期間，觸發(fā)器狀態(tài)保持不變。因此，在時(shí)鐘信號有效電平寬度較寬時(shí)，觸發(fā)器會(huì)連續(xù)不停地翻轉(zhuǎn)。如果要求每來一個(gè)CLK 脈沖觸發(fā)器僅翻轉(zhuǎn)一次的話，則對時(shí)鐘脈的有效電平的寬度要求極為苛刻，所以實(shí)際中應(yīng)用并不廣泛。邊沿觸發(fā)方式的特點(diǎn)是：觸發(fā)器只

3、在時(shí)鐘跳轉(zhuǎn)時(shí)刻發(fā)生翻轉(zhuǎn)，而在C=1 或C=0 期間，輸入端的任何變化都不影響輸出。主從型JK 觸發(fā)器:由主從型JK 觸發(fā)器轉(zhuǎn)換的各種功能的觸發(fā)器都屬于主從觸發(fā)方式。這種觸發(fā)方式的工作特點(diǎn)是：克服了在CLK 有效電平期間多次翻轉(zhuǎn)現(xiàn)象，具有一次翻轉(zhuǎn)特性。就是說，在CLK 有效電平期間，主觸發(fā)器接受了輸入信號發(fā)生一次翻轉(zhuǎn)后，主觸發(fā)器狀態(tài)就一直保持不變，也不再隨輸入信號J.K的變化而變化。一次翻轉(zhuǎn)特性有利有弊：利在于克服了空翻現(xiàn)象；弊是帶來了抗干擾能力差的問題。本次設(shè)計(jì)研究的是下降沿跳變主從JK 觸發(fā)器。主從觸發(fā)器的原理圖如圖所示：若J = 1、K = 0 則CLK = 1 時(shí)主觸發(fā)器置1（原來是0

4、置成1，原來是1 則保持1），待CLK = 0 后從觸發(fā)器亦隨之置1，即Q* = 1。若J = 0 = 則CLK = 1 時(shí)主觸發(fā)器置0 原來是0則置成1，待CLK =0 以后從觸發(fā)器亦隨之置0，即Q*= 0。若= = 0，則由于門 7、 8 被封鎖，觸發(fā)器保持原來狀態(tài)不變，即Q* = Q。若= = 1，需要分兩種情況考慮。第一種情況是Q = 0。這時(shí)門 8 被端的低電平封鎖，CLK = 1時(shí)僅 7 輸出低電平信號，故主觸發(fā)器置1，CLK= 0 后從觸發(fā)器亦隨之置1，即Q* = 1；第二種情況是Q = 1。這時(shí)門 7 被端的低電平封鎖，CLK = 1 時(shí)僅 8輸出低電平信號，故主觸發(fā)器置，CL

5、K = 后從觸發(fā)器亦隨之置，即Q* = 。2、電路設(shè)計(jì)思路：由原理圖可知主從JK 觸發(fā)器是由八個(gè)與非門和一個(gè)反相器構(gòu)成。所以現(xiàn)在設(shè)計(jì)與非門的原理圖。根據(jù)MOS管的特點(diǎn)設(shè)計(jì)的與非門的原理圖如圖2所示： 反相器的設(shè)計(jì)和與非門的一樣，反相器的原理圖如圖3 所示： 當(dāng)輸入電壓Vi=0 時(shí)，Tp 導(dǎo)通，Tn 截止。導(dǎo)通后的PMOS 管的電阻很小，所以輸出電壓Vo 就近似等于Vdd，也就是輸出高電平。當(dāng)輸入電壓為高電平時(shí)，Tn 導(dǎo)通，Tp 截止。截止時(shí)的PMOS 管的電阻非常大。所以輸出電壓接近于0，也就是輸出低電平。三、 原理圖繪制：本次設(shè)計(jì)采用0.18nm工藝庫，根據(jù)原理圖和與非門、反相器的構(gòu)成調(diào)用元

6、件,器件參數(shù)：PMOS珊寬800nm，珊長：180nm；NMOS珊寬：400nm，珊長：180nm。最終由原理圖調(diào)用元件，連線，就根據(jù)原理圖來畫出用MOS 器件組成的JK 觸發(fā)器了。繪制成功的JK 觸發(fā)器的原理圖如圖4所示：圖4 繪制成功的JK觸發(fā)器的原理圖圖中輸入端口由上至下依次為J、K、clk，輸出端口為 Q、Q-。由八個(gè)與非門和一個(gè)反相器構(gòu)成。四、 前仿真1、 功能仿真結(jié)果如圖5：圖5 JK觸發(fā)器前仿真結(jié)果（七種組合）由圖可知：以上仿真圖中出現(xiàn)了七種組合情況，其仿真結(jié)果與JK觸發(fā)器真值表功能完全一致，但缺少 000 0 這一種情況,于是對J、K輸入信號的脈沖周期進(jìn)行重新設(shè)定，進(jìn)行仿真，得

7、到另一組仿真圖，由圖6可知，000 0這一結(jié)果也得到驗(yàn)證。附真值表 圖6 JK觸發(fā)器前仿真結(jié)果（000 0組合）上圖6為J、K、Q、Q*分別為 0 0 0 0這一狀態(tài)的驗(yàn)證。真值表出現(xiàn)的八種情況均已得到驗(yàn)證，其結(jié)果與其完全吻合，波形也非常漂亮。2、最高工作頻率 通過逐漸增高時(shí)鐘和輸入信號的頻率，當(dāng)其輸出結(jié)果波形發(fā)生變形，與真值表不符時(shí)，就是失真頻率，從而來驗(yàn)證電路能正常工作的最高頻率。 我們首先設(shè)定脈沖周期為400ps，即工作頻率f=2.5 GHZ時(shí)，仿真截圖7如下：圖7 工作頻率為2.5GHZ時(shí)的仿真波形由圖可知：輸出結(jié)果Q的矩形波雖然有些跳動(dòng)，但還未失真。繼續(xù)增加頻率，當(dāng)脈沖周期為300P

8、s，即頻率f=3.33 GHZ時(shí)，仿真結(jié)果如圖8所示：圖8 工作頻率為3.3GHZ時(shí)的仿真波形由圖看出：輸出信號Q已經(jīng)發(fā)生輕微畸變，但其得到的功能與真值表相符，波形還未失真！此時(shí)頻率為3.3GHZ。在繼續(xù)將脈沖周期減到250Ps，即工作頻率增加到4GHZ，仿真圖如圖9所示：圖9 工作頻率為4GHZ時(shí)的仿真波形由圖看出：輸出Q的波形已經(jīng)不是矩形，而是變成了頂峰尖銳的三角波形狀，輸出波形嚴(yán)重變形，輸出信號已發(fā)生失真！結(jié)論：此次設(shè)計(jì)的JK觸發(fā)器最高工作頻率約為3.3GHZ。3、功耗仿真本實(shí)驗(yàn)采用添加激勵(lì)，并對激勵(lì)進(jìn)行電流仿真，再對電流值求絕對值，再求平均值，得到的電流值乘以電源電壓1.8V，就得到了

9、JK觸發(fā)器的功耗。首先對電流仿真，得到如圖10所示的電流波形：圖10 電源電流的仿真波形在計(jì)算器中點(diǎn)擊 abs 選項(xiàng)，即求電流的絕對值，再點(diǎn)擊波形按鈕，即得到電流的絕對值，如下圖11所示：圖11 電源電流求絕對值后的波形再點(diǎn)擊Average，得到了電流的平均值，如圖12所示：圖12 電源電流的平均值計(jì)算結(jié)果右上圖可知，電流平均值為0.269 mA，由公式P=U×I，即P=0.269（mA）×1.8（v）=0.47 mw。分析結(jié)果后發(fā)現(xiàn)整個(gè)電路的功耗偏大，經(jīng)過對參數(shù)多次修改，得到的結(jié)果均在這一結(jié)果左右波動(dòng)，可知其基本接近真實(shí)數(shù)值。功耗偏大的原因可能與設(shè)計(jì)的JK觸發(fā)器所使用的M

10、OS管數(shù)目較多有關(guān)，電路中共受用了PMOS和NMOS管各19個(gè)，共38個(gè)。五、 實(shí)驗(yàn)心得：1、通過本次實(shí)驗(yàn)，Cadence的軟件的操作已基本熟悉，但由于設(shè)置過程的目錄菜單全部為英文,因此還有部分操作功能不太會(huì)使用；2、原理圖完成后第一次檢查時(shí)發(fā)現(xiàn)有一些PMOS和NMOS管的參數(shù)在添加時(shí)沒有進(jìn)行參數(shù)設(shè)置，導(dǎo)致仿真時(shí)有警告提示，導(dǎo)致后來仿真時(shí)不能出結(jié)果。在以后的實(shí)驗(yàn)中一定要盡量避免這種低級錯(cuò)誤。3、連線過程中由于對規(guī)則不熟悉，有三處連線采用十字交叉連線，導(dǎo)致檢查時(shí)有錯(cuò)誤提示；首次檢查時(shí)還發(fā)現(xiàn)由于疏忽有線沒有連上；在以后的畫圖過程中一定會(huì)更加認(rèn)真細(xì)致。4、仿真過程中開始時(shí)由于電路連接有問題，檢查出措

11、，但不能出仿真結(jié)果，后回到原理圖進(jìn)行修改，對部分管子參數(shù)進(jìn)行正確修改，最終仿真成功；5、第一次仿真由于J、K和CLK的周期設(shè)置不當(dāng)，導(dǎo)致結(jié)果很難驗(yàn)證。解決方法：對clk、J、K的周期進(jìn)行合理設(shè)定，使CLK的下降沿到來時(shí)剛好位于J、K脈沖信號的穩(wěn)定部分，這樣結(jié)果就很好與JK觸發(fā)器的真值表進(jìn)行對比驗(yàn)證。最終得到的仿真波形與真值表吻合很好，波形也非常漂亮。第一個(gè)仿真圖對JK觸發(fā)器的真值表中的七種情況得到驗(yàn)證，結(jié)果均正確，但未出現(xiàn)0000這一情況，因此又重新設(shè)定信號，對0000這一情況進(jìn)行了驗(yàn)證，其結(jié)果與真值表相符。6、最高工作頻率驗(yàn)證過程中，通過逐漸增大工作頻率來尋找最高的失真頻率，這需要很大的耐心和細(xì)心，但也從中收獲了很多，對軟件操作更加?jì)故?，對各種參數(shù)的設(shè)置更加熟練。最終得到本次設(shè)計(jì)的JK觸發(fā)器最高工作頻率約為3.3GHZ。7、功耗仿真：按照實(shí)驗(yàn)的步驟將增加對電源電流的仿真，開始時(shí)由于方法不當(dāng)，進(jìn)行多次嘗試都無法在仿真波形中輸出