最佳接收機(jī)的仿真和實(shí)現(xiàn)剖析

1、最佳接收機(jī)的仿真和實(shí)現(xiàn)姓名 ：熱合曼·吾拉音目錄最佳接收機(jī)的仿真和實(shí)現(xiàn)1目錄2第2章 基于匹配濾波器的最佳接受原理32.1匹配濾波器的概述32.2匹配濾波器接收機(jī)原理32.2.1.一般情況下的匹配濾波器42.2.2.白噪聲條件下的結(jié)果42.2.3 匹配濾波的最佳接收機(jī)6第4章 VHDL 語言實(shí)現(xiàn)最佳接收機(jī)84.1 VHDL簡介84.2 QPSK匹配濾波器的VHDL設(shè)計(jì)84.2.1 正交相移鍵控（QPSK）84.2.3 QPSK匹配濾波器的仿真8附錄2 vhdl程序11 第2章 基于匹配濾波器的最佳接受原理2.1匹配濾波器的概述 在白噪聲干擾下，如果線性濾波器的輸出端在某一時(shí)刻上使信號

2、的瞬時(shí)功率與白噪聲平均功率之比達(dá)到最大，就可以使判決電路錯(cuò)誤判決的概率最小。這樣的線性濾波器稱為疲憊濾波器。所以，匹配濾波器是最大輸出信噪比意義下的最佳線性濾波器。用匹配濾波器構(gòu)成的接收機(jī)是滿足最大輸出信噪比準(zhǔn)則的最佳接收機(jī)，也稱為匹配濾波器接收機(jī)。 2.2匹配濾波器接收機(jī)原理對于二進(jìn)制數(shù)字信號，根據(jù)它們的時(shí)域表達(dá)式及波形可以直接得到相應(yīng)的解調(diào)方法。在加性白高斯噪聲的干擾下，這些解調(diào)方法是否是最佳的，這是我們要討論的問題。數(shù)字傳輸系統(tǒng)的傳輸對象是二進(jìn)制信息。分析數(shù)字信號的接收過程可知，在接收端對波形的檢測并不重要，重要的是在背景噪聲下正確的判斷所攜帶的信息是哪一種。因此，最有利于作出正確判斷的

3、接收一定是最佳接收。從最佳接收的意義上來說，一個(gè)數(shù)字通信系統(tǒng)的接收設(shè)備可以看作一個(gè)判決裝置，該裝置由一個(gè)線性濾波器和一個(gè)判決電路構(gòu)成，如圖1所示。線性濾波器對接收信號進(jìn)行相應(yīng)的處理，輸出某個(gè)物理量提供給判決電路，以便判決電路對接收信號中所包含的發(fā)送信息作出盡可能正確的判決，或者說作出錯(cuò)誤盡可能小的判決。收信號 線性濾波器判決電路數(shù)字信息 圖2.2-1 簡化的接收設(shè)備假設(shè)有這樣一種濾波器，當(dāng)不為零的信號通過它時(shí)，濾波器的輸出能在某瞬間形成信號的峰值，而同時(shí)噪聲受到抑制，也就是能在某瞬間得到最大的峰值信號功率與平均噪聲功率之比。在相應(yīng)的時(shí)刻去判決這種濾波器的輸出，一定能得到最小的差錯(cuò)率。匹配濾波器

4、是一種在最大化信號的同時(shí)使噪聲的影響最小的線性濾波器設(shè)計(jì)技術(shù)。注意：該濾波器并不保持輸入信號波形，其目的在于使輸入信號波形失真并濾除噪聲，使得在采樣時(shí)刻輸出信號值相對于均方根（輸出）噪聲值達(dá)到最大。2.2.1.一般情況下的匹配濾波器匹配濾波器圖2.2-2 匹配濾器s(t)： 匹配濾波器輸入信號；n(t)： 匹配濾波器輸入噪聲；s0(t)：匹配濾波器輸出信號；n0(t)：匹配濾波器輸出噪聲；h(t)或H(f)：匹配濾波器。匹配濾波器的目的就是使下式取最大值： (2-1)使上式取最大值的轉(zhuǎn)移函數(shù)為： (2-2)式中是已知的時(shí)寬為T秒的輸入信號的傅立葉變換，是輸入噪聲的功率譜密度PSD。K是一個(gè)任意

5、非0實(shí)常數(shù)。是計(jì)算時(shí)的采樣時(shí)間。詳細(xì)推導(dǎo)公式見參考教材。2.2.2.白噪聲條件下的結(jié)果在白噪聲條件下,匹配濾波器可簡化描述如下：對白噪聲，上式變?yōu)椋?(2-3) 特別是對輸入的實(shí)信號波形時(shí)，有： （2-4）上式表明匹配濾波器（白噪聲情況下）的沖激響應(yīng)就是已知輸入信號波形反轉(zhuǎn)并平移了，見圖3，因此稱濾波器與信號“匹配” 。圖3所示的匹配濾波器波形，也稱積分清除（匹配）濾波器。假定輸入信號為矩形脈沖，如圖2.2-3(a)所示。 圖2.2-3 與匹配濾波器有關(guān)的波形 （5）圖2.2-3 匹配濾波器波形信號時(shí)寬為 。對白噪聲情況，匹配濾波器的沖激響應(yīng)為： （2-5）為方便起見，令為1，如圖2.2-3（

6、b）所示。由該圖可見，要使沖激響應(yīng)可實(shí)現(xiàn)，要求： 這里采用，是因?yàn)檫@是滿足可實(shí)現(xiàn)條件的最小值。要使濾波器輸出最大信號值前的等待時(shí)間（即）最小化。圖2.2-3（c）示出了時(shí)的，如圖2.2-3（d）示出了輸出信號，注意輸出信號的峰值出現(xiàn)在。為了使峰值出現(xiàn)在，輸入信號經(jīng)濾波后將會(huì)有失真。在比特波形為矩形的數(shù)字信號傳輸技術(shù)中，該匹配濾波器相當(dāng)于積分清除濾波器。假設(shè)輸入信號為矩形波形，在輸出信號值最大時(shí)對其進(jìn)行抽樣。則處的濾波器的輸出為： （2-6）將圖3（c）所示匹配濾波器沖激響應(yīng)帶入上式，等式變?yōu)椋?（2-7）因此，需要將輸入信號加噪聲在一個(gè)符號區(qū)間T（對二進(jìn)制信號傳輸是比特區(qū)間）上積分，然后在符號

7、區(qū)間末將積分輸出“清空”。這種方法示于圖4（二進(jìn)制信號）。注意，為了使最優(yōu)濾波器工作正常，需要一個(gè)外部時(shí)鐘信號，稱為比特同步。而且，由于輸出采樣值仍被噪聲干擾（盡管匹配濾波器已使噪聲達(dá)到最?。敵鲂盘柌皇嵌M(jìn)制的。將輸出送入比較器，可將其轉(zhuǎn)換為二進(jìn)制信號。2.2.3 匹配濾波的最佳接收機(jī)根據(jù)匹配濾波器原理可做出匹配濾波器的最佳接收機(jī)。最佳接收機(jī)框圖如下：相乘相乘積分積分抽樣判決抽樣判決比較 S1(t)t=Tt=TS0(t)x(t)圖2.2-4 最佳接收機(jī)框圖其中判決公式如下: 第4章 VHDL 語言實(shí)現(xiàn)最佳接收機(jī)4.1 VHDL簡介VHDL 的英文全名是 Very-High-Speed In

8、tegrated Circuit Hardware Description Language，誕生于 1982 年。1987 年底，VHDL被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)

9、就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 4.2 QPSK匹配濾波器的VHDL設(shè)計(jì) 4.2.1 正交相移鍵控（QPSK）四相相移鍵控（QPSK）是一種性能優(yōu)良，應(yīng)用十分廣泛的數(shù)字調(diào)制方式，它的頻帶利用率高，是二相相移鍵控（BPSK）的2倍。且QPSK調(diào)制技術(shù)抗干擾能力強(qiáng)，采用相干檢測時(shí)其誤碼率性能與BPSK相同。本文用VHDL軟件對QPSK通信系統(tǒng)的發(fā)射和接收過程的具體實(shí)現(xiàn)進(jìn)行模擬仿真，并對各個(gè)模塊進(jìn)行頻譜分析。四相相移鍵控（QPSK）是利用載波的四種不同相位差來表征輸入的數(shù)字信息，是4進(jìn)制相移鍵控。QPSK是M=4的調(diào)相技術(shù)，它規(guī)定了四種載波相位，

10、分別是450，1350，2250，2750，調(diào)制器輸入的序列是二進(jìn)制數(shù)字序列，為了能和四進(jìn)制的相位配合起來，則需要把二進(jìn)制數(shù)據(jù)變換成四進(jìn)制數(shù)據(jù)，就是說需要把二進(jìn)制數(shù)字序列中的每兩個(gè)比特分成一組，共有四種組合，即00，01，10，11，其中每一組成為雙比特碼元。每一個(gè)雙比特碼元是由兩位二進(jìn)制信息比特組成，它們分別代表四進(jìn)制四個(gè)符號中的一個(gè)符號。QPSK中每次調(diào)制可傳輸兩個(gè)信息比特，這些信息比特是通過載波的四種相位傳遞的。解調(diào)器根據(jù)星座圖及接收到的載波信號的相位來判斷發(fā)送端發(fā)送的信息比特。4.2.3 QPSK匹配濾波器的仿真QPSK匹配濾波器VHDL設(shè)計(jì)能比較直接地闡釋匹配濾波器的功能，在整個(gè)過程

11、中，基于所學(xué)的EDA程序編程知識(shí)與通信匹配濾波器的理論知識(shí)，充分利用了VHDL程序語言的特點(diǎn)，憑此得以完成 設(shè)計(jì)，最后得到程序流程圖如圖4.2-1所示。圖4.2-1 VHDL程序設(shè)計(jì)基本流程對QPSK匹配濾波進(jìn)行仿真時(shí)，QPSK信號的波形主要有四種，而匹配濾波器儲(chǔ)存的是其對稱移位的信號。下表為QPSK匹配濾波器程序仿真涉及的輸入信號、載波編碼及輸出的匹配波形。表4-1 QPSK信號與匹配波形輸入信號（編號）載波波形（編碼）匹配波形00（0）（1100）01（1）（1001）10（2）（0011）11（3）（0110）波形分析：在Max+plus2軟件上運(yùn)行程序得到如圖4.2-2所示的波形。圖4

12、.2-2 仿真波形圖從上圖可以看出，當(dāng)接收到“1100”的波形時(shí)，接收機(jī)輸出了對應(yīng)的波形編號0；當(dāng)接收到“1001”、“0011”、“0110”的波形時(shí)，接收機(jī)輸出了相應(yīng)的編號1、2、3，只是仿真時(shí)間有一定延遲。可見，匹配濾波器根據(jù)載波編碼的不同進(jìn)行了不同的波形匹配，并在輸出端輸出了對應(yīng)的輸入波形編碼。這種現(xiàn)象從另一個(gè)角度上說明了匹配濾波器的功能。附錄2 vhdl程序QPSK匹配濾波器VHDL程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity match_rec isport(cl

13、k:in std_logic; reset:in std_logic; x_in:in std_logic; y_out:out std_logic_vector(1 downto 0);end match_rec;architecture translated of match_rec issignal cnt:std_logic_vector(1 downto 0);signal cnt1:std_logic_vector(2 downto 0);signal cnt2:std_logic_vector(2 downto 0);signal cnt3:std_logic_vector(2

14、downto 0);signal cnt4:std_logic_vector(2 downto 0);signal y_out_xhdl1: std_logic_vector(1 downto 0);beginy_out <= y_out_xhdl1;processbeginwait until(clk'event and clk='1');if(not reset='1')thencnt <= "00"cnt1 <= "000"cnt2 <= "000"cnt3 <

15、;= "000"cnt4 <= "000"y_out_xhdl1 <= "00"elsecase cnt iswhen"00"=>if(x_in='1')thencnt1 <= "001"cnt2 <= "001"cnt3 <= "000"cnt4 <= "000"elsecnt1 <= "000"cnt2 <= "000"cn

16、t3 <= "001"cnt4 <= "001"end if;if(cnt1>"010")theny_out_xhdl1 <= "00"elseif(cnt2>"010")theny_out_xhdl1 <= "01"elseif(cnt3>"010")theny_out_xhdl1 <= "10"elsey_out_xhdl1 <= "11"end if;end

17、 if;end if;when"01"=>if(x_in='1')thencnt1 <= cnt1+"001"cnt2 <= cnt2;cnt3 <= cnt3;cnt4 <= cnt4+"001"elsecnt1 <= cnt1;cnt2 <= cnt2+"001"cnt3 <= cnt3+"001"cnt4 <= cnt4;end if;when"10"=>if(x_in='1')

18、thencnt1 <= cnt1;cnt2 <= cnt2;cnt3 <= cnt3+"001"cnt4 <= cnt4+"001"elsecnt1 <= cnt1+"001"cnt2 <= cnt2+"001"cnt3 <= cnt3;cnt4 <= cnt4;end if;when"11"=>if(x_in='1')thencnt1 <= cnt1;cnt2 <= cnt2+"001"cnt3 <= cnt3+"001"