微機(jī)原理課程設(shè)計(jì)用8088構(gòu)成最小系統(tǒng)

1、微機(jī)原理課程設(shè)計(jì)學(xué)號(hào)： 04113024班級(jí)： 041131姓名：何怡目錄概述一.8088CPU具引線功能二.8088CPU內(nèi)部結(jié)構(gòu)三.芯片介紹1 地址鎖存器8282 (74LS3732 數(shù)據(jù)雙向收發(fā)器8286 (74LS2453 - 6264(SRAM的弓I腳4 - 2764(EPR。M勺弓I線、功能5 -中斷控制器8259A6 并行接口芯片8255A7 數(shù)模變換器0832四.電路介紹1 808釀小系統(tǒng)地址總線、數(shù)據(jù)總線、控制總線的形成2存儲(chǔ)器電路及譯碼電路設(shè)計(jì)3 8位A/D變換接口電路4 8位D/A變換接口驅(qū)動(dòng)直流電機(jī)5 步進(jìn)電機(jī)控制電路186 - 8259中斷實(shí)驗(yàn)19五.設(shè)計(jì)心得20概述

2、一、課程設(shè)計(jì)的要求(1)用808幽成最小系統(tǒng)，完成數(shù)據(jù)總線，地址總線，控制總線的電路設(shè)計(jì)(2)用0809&成8位溫度A/D變換接口電路(3)用0832&成8位D/A變換接口電路驅(qū)動(dòng)直流電機(jī)(4)用825腳825到成步進(jìn)電機(jī)控制電路(5)用兩片276優(yōu)成ROM：擴(kuò)展，設(shè)計(jì)地址分配譯碼電路，地址為 FFFF0H-FFFFFH(6)用兩片626杭成RAM：擴(kuò)展，設(shè)計(jì)地址分配譯碼電路，地址為0000H3FFFH系統(tǒng)的總體組成g 5 57 5 52 l- fr-rt- 2 B回CP回P初曉最小系轎電路定時(shí)才數(shù) 8253山南附功率或劭0032直流電粗控制系統(tǒng)的組戌框1處理器芯片選用8088當(dāng)8088的MN

3、/MX腳接+5V電壓時(shí)，8088工作在最小方式下時(shí)鐘發(fā)生器采用8284A5片主微處理器CPLU4用8088芯片總線鎖存器采用74LS373,用ALE的下降沿鎖存。由于8088中地址線有20 條，所以地址鎖存要三個(gè)8282。數(shù)據(jù)收發(fā)器用來對(duì)數(shù)據(jù)進(jìn)行緩沖和驅(qū)動(dòng)，并控制數(shù)據(jù)發(fā)送和接收方向，向CPU專送IO的數(shù)據(jù)或向IO傳送CPI供的數(shù)據(jù)。同樣由于8088中 數(shù)據(jù)線只有8條，所以數(shù)據(jù)收發(fā)器只要一個(gè)8286就可以了。 地址譯碼器采用74LS138,用地址線的高三位（即 A19 A1& A17三 位）。譯碼輸出Y0-Y7,共可以控制8個(gè)I/O芯片在最小方式下，8088CPL會(huì)直接產(chǎn)生全部總線控制信號(hào)。2）

4、只讀存儲(chǔ)器采用ROM 芯片 2764（或 27128），隨機(jī)存儲(chǔ)器6264（或62128）3） A/D 轉(zhuǎn)換采用0809 芯片4）用0832 D/A 轉(zhuǎn)換芯片的模擬信號(hào)去驅(qū)動(dòng)直流電機(jī)5） 8253+8255 去控制步進(jìn)電機(jī)6）顯示器控制電路7）鍵盤控電路8）時(shí)鐘電路、加電復(fù)位和復(fù)位電路。9）地址分配ROM 1： 0000H1FFFHROM2:2000H3FFFH8254:4000H計(jì)數(shù)器 4010H +00H 計(jì)數(shù)器 1: 4010H +01H 計(jì)數(shù)器 2: 4010H +02H控制寄存器：4010H +03H8255: 4010HA口： 4020H+00H B 口： 4020H+01H CH

5、: 4020H+02H 控制寄存器：4020H+03H0809:4020H0832： 4030HRAM1:8000H9FFFHRAM2:A000HBFFFHROM: 0000H 3FFFHRAM: 8000H-BFFFHAD: 00H 07HDA: 40H 41H鍵盤相關(guān)：100H 103H顯示相關(guān)：140H 141H步進(jìn)電機(jī)相關(guān)：200H 207H功能描述：在最小方式下，8088CPU生全部總線才5制信號(hào)，由 2764和6264構(gòu)成了 16KB的RO麗16KB的RAM在此基礎(chǔ)上，分別實(shí)現(xiàn)接口邏輯一 8088CPIM具引線功能8088CPU 是一塊具有40 條引出線的集成電路芯片，其個(gè)引出線的

6、定義如圖1, ，所示。為了減少芯片的引線，有許多引線具有雙重功能，采用分時(shí)復(fù)用的工作方式，及在不同的時(shí)刻，這些引線上的信號(hào)是不同的。同時(shí)，8088CPUE有MN/MX俞入引線，用以決定8088CPUT作在哪種本K式下，當(dāng) MN/MX=1寸， 8088CPUT作在最小模式下。此時(shí)，才成的微型機(jī)中包括一個(gè)8088CPU且系統(tǒng)總線由CPU勺引線形成，微型機(jī)所用的芯片最少。當(dāng) MN/MX=, 8088CPU： 作在最大模式下。在此模式下，構(gòu)成的微型計(jì)算機(jī)中除了有8088CPUL外，還可以接另外的CPU（如8087）,構(gòu)成多微處理器系統(tǒng)。同時(shí)，這時(shí)的系統(tǒng)總線要 由8088的CPU勺引線和總線控制器（82

7、88）共同形成，可以構(gòu)成更大規(guī)模的系 統(tǒng)。GN 口A14A13A12AllA10A9A8AD7AD6 AD5AD4AD3 .AD2 .AD1ADO .NM1JINTRjCLK產(chǎn)GND J10LI121314151617Iti1920CPU dl30292827262524232221Vcc , A15 JA16/S3j- A17/S41.A18/S5匕 A13/S63 SSO/ MN/而3 KDJ HOLD jHLDAfwjM /To3m/rj廊jALEnri .)TESTU READY3 RESET最大方式(WGT0J (RQ/Gli).lock).(S2).(S? (SO) (QSO) (

8、QS1) 8088引腳說明最小方式圖1 8088微處理器引線圖8088最小模式下的引線在最小模式下，8088c P U的引線如圖1所示，（不包括括號(hào)內(nèi)的信號(hào)）， 它們是：A6A9/S3S:這是4條時(shí)間復(fù)用，三態(tài)輸出的引線，在8088CPIB行指 令的過程中。某一時(shí)刻從這4條線上送出地址的最高4位一Ai6A9,而在另外的 時(shí)刻，這四條線送出狀態(tài) 4S。這些狀態(tài)信息里，&始終為低，&指出狀態(tài)寄存器中的中斷允許標(biāo)志的狀態(tài)，它在每個(gè)時(shí)鐘周期開始時(shí)被更新，S4和&用來指示CPU在使用的段寄存器。在CPU!行輸入輸出操作時(shí)，不使用這四位地址，故在送出地址的時(shí)間里，這4 條線輸出低電平。在一些特殊的情況下（

9、如復(fù)位或 DMAS作時(shí)），這4條線還可以處于高阻（或 浮空或三態(tài)）狀態(tài)。aA5：它們是三態(tài)輸出引線，在 CPIM址內(nèi)存或接口時(shí)，由這些引線送出 地址A8Al5,在某種特殊情況下，這些引線也可以處于高阻狀態(tài)。ADAD:它們是地址數(shù)據(jù)分時(shí)復(fù)用的輸入輸出信號(hào)線，具信號(hào)是經(jīng)三態(tài)門輸出地，由于8088 微處理器只有40 條引腳，而它的數(shù)據(jù)線為8 位，地址線為20位，因此引線數(shù)不能滿足輸入輸出的要求。于是在CPlft部就采用時(shí)分多路開關(guān)，將低八位地址信號(hào)和8 位數(shù)據(jù)信號(hào)綜合后。通過8 條引腳輸入輸出，利用定時(shí)信號(hào)區(qū)分是是數(shù)據(jù)信號(hào)還是地址信號(hào)。通常CPUS讀寫存儲(chǔ)器和外設(shè)時(shí)，總是要先給出存儲(chǔ)單元的地址或外設(shè)

10、單元的地址，然后才讀寫數(shù)據(jù)，因此地址數(shù)據(jù)在時(shí)序上是有先后的 .IO/M:它是CPU勺三態(tài)輸出控制信號(hào)，用于區(qū)分當(dāng)前操作是訪問存儲(chǔ)器還是訪問 IO 端口，若引腳輸出低電平，則訪問存儲(chǔ)器，若引腳輸出高電平，則訪問 IO 端口。WR它是CPU勺三態(tài)輸出控制信號(hào)，該引腳輸出低電平時(shí)，表示CPU正處于寫存儲(chǔ)器或?qū)慖O 端口的狀態(tài)。DT/R:它是CPU勺三態(tài)輸出控制信號(hào)，用于確定數(shù)據(jù)傳送的方向。高電平為發(fā)送方向，低電平為接收方向。DEN這是CP3三態(tài)門輸出的控制信號(hào)，該引腳為低電平時(shí)，表示數(shù)據(jù)總線上有有效的數(shù)據(jù)。它在每次訪問內(nèi)存或接口以及在中斷響應(yīng)期間有效。它常用作數(shù)據(jù)總線驅(qū)動(dòng)器的片選信號(hào)。ALE三態(tài)輸出

11、控制信號(hào)，高電平有效，當(dāng)它有效時(shí)，表明 CPUS其引線 送出有效的地址信號(hào)，因此，它常作為鎖存控制信號(hào)講 AA9鎖存于地址鎖存 器的的輸出端。RD它是讀選通三態(tài)輸出信號(hào)，低電平有效，當(dāng)其有效時(shí)表示CPUE進(jìn)行存儲(chǔ)器的讀或IO 口的讀操作。READY它是準(zhǔn)備就緒輸入信號(hào)，高電平有效，當(dāng) CPU寸存儲(chǔ)器和IO 口進(jìn) 行操作時(shí)，在T3周期開始采樣READY1號(hào)，若其為底，表明被訪問存儲(chǔ)器或IO 口還未準(zhǔn)備好數(shù)據(jù)，則應(yīng)在 T3周期以后插入TwAIT （等待周期），然后在TWAIT周 期中采樣READY&號(hào)，直到READY&號(hào)有效，Twait信號(hào)才可以結(jié)束，進(jìn)入丁4周 期，完成數(shù)據(jù)傳送。INTR:它是可

12、屏蔽中斷請(qǐng)求輸入信號(hào)，高電平有效，CPUE每條指令執(zhí)行的最后一個(gè)T 狀態(tài)采樣該信號(hào)以決定是否進(jìn)入中斷響應(yīng)周期。TEST它是可用WAIT指令對(duì)該引腳盡心測(cè)試的輸入信號(hào)，低電平有效， 當(dāng)該信號(hào)有效時(shí)，CP邸續(xù)執(zhí)行程序，否則CPU!入等待狀態(tài)，這個(gè)信號(hào)在每 個(gè)時(shí)鐘周期的上升沿由內(nèi)部電路進(jìn)行同步。NIM:它是非屏蔽輸入中斷信號(hào)，邊沿觸發(fā)，上升沿有效，這條引腳上的 信號(hào)不能用軟件進(jìn)行屏蔽，所以由高到低的變化將使CPUS執(zhí)行指令結(jié)束后就引起中斷。RESET它是CPU勺復(fù)位輸入信號(hào)，高電平有效，為使 CPUS成內(nèi)部復(fù)位 過程，該信號(hào)至少在4 個(gè)時(shí)鐘周期內(nèi)保持有效。INTA:它是CPU俞出地中斷響應(yīng)信號(hào)，是

13、CPU寸外部卒&入的INTR中斷請(qǐng)求 信號(hào)的響應(yīng)，在響應(yīng)中斷的過程中，由INTR引出端送出兩個(gè)負(fù)脈沖，可用做外 部中斷源的中斷向量碼的讀選通信號(hào)。HOLD它是高電平有效的卒&入信號(hào)，用于向 CPU!出保持請(qǐng)求，HLDA這是CPU寸HOLD青求的響應(yīng)信號(hào)，是高電平有效的輸出信號(hào)。當(dāng) CPU攵到有效的HOLDI號(hào)后，就會(huì)對(duì)做出響應(yīng)：一方面使 CPU勺所有三態(tài)輸出地地址信號(hào)數(shù)據(jù)信號(hào)和相應(yīng)的控制信號(hào)變?yōu)楦咦锠顟B(tài)；同時(shí)還輸出一個(gè)有效的HLDA表示處理器已放棄對(duì)總線的控制。當(dāng)CPU僉測(cè)到HOLDB號(hào)為底時(shí)，就立即使HALDJ號(hào)變低，同時(shí)恢復(fù)對(duì)總線的控制。SSO該信號(hào)對(duì)8088的34腳，是一條狀態(tài)輸出線，低

14、電平有效。它與IO/M和DT/R 一起決定最小模式下現(xiàn)行總線周期的狀態(tài)。SSO與IO/M、DT/R的組合及對(duì)應(yīng)的操作見下表。M/IO DT/R SSO 操作1 00中斷響應(yīng)2 01讀I/O端口3 10寫I/O端口1 11暫停（Halt）000取指令操作碼001讀存儲(chǔ)器010寫存儲(chǔ)器011無源CLK這個(gè)是時(shí)鐘信號(hào)輸入端，由它提供 CPUffi總線控制器的定時(shí)信號(hào)， 8088的標(biāo)準(zhǔn)時(shí)鐘頻率為5MHz。Vcc：它是5V的電源輸入引腳GND它是接地端。二 8088CPU 的內(nèi)部結(jié)構(gòu)8088微處理器的內(nèi)部結(jié)構(gòu)分為兩部分：執(zhí)行單元（EU和總線接口單元 （BIU）。（如圖2所示）EU單元負(fù)責(zé)指令的執(zhí)行，它包

15、括運(yùn)算器（ALU ,通 用寄存器和狀態(tài)寄存器等，主要進(jìn)行16 位的各種運(yùn)算及有效地址的運(yùn)算。BIU單元主要負(fù)責(zé)與存儲(chǔ)器IO 口設(shè)備的接口。它由段寄存器指令指針地址加法器和指令隊(duì)列緩沖器組成。地址加法器將段和偏移地址相加，生成20位的物理地ALU數(shù)據(jù)總線 （16 位）控制器標(biāo)志寄存qFR哲存寄存器EU口網(wǎng)16位）1P隊(duì)列總線 指令隊(duì)列緩沖器位）品3線制輯 總控退執(zhí)行部件（EID總線接口部件（BU）圖2 8088微處理器內(nèi)部結(jié)構(gòu)8088內(nèi)部寄存器數(shù)據(jù)寄存器8088有4個(gè)16位的數(shù)據(jù)寄存器，可以存放16位的操作數(shù)，它們?cè)谛枰臅r(shí) 候，可分為8個(gè)8位寄存器來用，這樣就大大增加了使用的靈活性 指針寄存器

16、8088的指針寄存器有兩個(gè)：SP和BP, SP是堆棧指針寄存器，由它和堆棧寄 存器一起來確定堆棧在內(nèi)存中的位置， BP是基數(shù)指針寄存器。通常用于存放基 地址。以使8088 的尋址更加靈活變址寄存器SI 是源變址寄存器，DI 是目的變址寄存器，都用于指令的變址尋址。SI 指向源操作數(shù)，DI 指向目的操作數(shù)控制將寄存器8088 的控制寄存器有兩個(gè)：IP ， PSW。 IP 是指令指針寄存器，用來控制CPU的指令執(zhí)行順序，它和代碼段寄存器 CS一起可以確定當(dāng)前所取的指令的內(nèi)存地 址。順序執(zhí)行程序時(shí)，CPUS取一條指令字節(jié)，IP自動(dòng)加1,指向下一個(gè)要讀 取的字節(jié)，當(dāng)IP單獨(dú)改變時(shí)，會(huì)發(fā)生段內(nèi)轉(zhuǎn)移。當(dāng)

17、CS和IP同時(shí)改變時(shí)，會(huì)產(chǎn) 生段間的程序轉(zhuǎn)移。PSM處理機(jī)狀態(tài)字，或狀態(tài)寄存器 標(biāo)志寄存器，用于存 放8088CPUS工作過程中的狀態(tài)，該寄存器是一個(gè) 16位的寄存器。8088使用 了其中的9位。C （進(jìn)位標(biāo)志）有進(jìn)位或借位時(shí)為1,否則為0; P （奇偶標(biāo)志位） 當(dāng)結(jié)果中低8位中1的個(gè)數(shù)為偶數(shù)時(shí)為1,否則為0; A （半加標(biāo)志位）在加法 時(shí)當(dāng)位3需向位4進(jìn)位或借位時(shí)為1,否則為0; Z （零標(biāo)志位）運(yùn)算結(jié)果為0 時(shí)，該位為1 ,否則為0; S （符號(hào)標(biāo)志位）運(yùn)算結(jié)果的最高位為 1,則為1, 否則為0; T （陷進(jìn)標(biāo)志位）；I （中斷允許標(biāo)志位）該位為1,處理器響應(yīng)可屏 蔽中斷，否則不能響應(yīng)；D

18、 （方向標(biāo)志位）當(dāng)該位為1時(shí)，用操作指令為自動(dòng)減 量指令，及從高地址到底地址處理字符串，否則串操作指令為自動(dòng)增量指令；O（溢出標(biāo)志位）。段寄存器8088有4個(gè)段寄存器：代碼段寄存器CS數(shù)據(jù)段寄存器DS,堆棧段寄存器SS 和附加段寄存器ES三常用芯片介紹：1 地址鎖存器8282 （74LS373）%（ + 5V）f【X* DO】1234517* DC%8282 】6- DO3TTTTT 二一二 fl 1 5 1 4 5 A ,r - 3d1didididididq(ntG有8個(gè)數(shù)據(jù)輸入端和8個(gè)數(shù)據(jù)輸出端兩個(gè)控制引腳：選通信號(hào)STB和輸出允許信號(hào)OE2 數(shù)據(jù)雙向收發(fā)器8286 (74LS245)雙

19、向緩裾S286三三三一段玲lv%BflKKBTOFT方向OOB 到 A01A 到 B有8路雙向緩沖電路 兩個(gè)控制引腳：方向控制T和輸出允許信號(hào)OE3 - 6264 （SRAM 的弓I腳6264 是 8K X 8 SRAMA0A12:為13根地址線D0D7為8位數(shù)據(jù)線。CS1和CS2:為片選信號(hào)，CS1=0, CS2=1時(shí)，才能選中芯片。OE:為輸出允許信號(hào)，只有在/OE=0時(shí)，即其有效時(shí)，才允許該芯片將某單元的數(shù)據(jù)送到芯片外部的D0D7上。W助寫信號(hào)，當(dāng) WE=0寸，允許將數(shù)據(jù)寫入芯片,當(dāng) WE=1時(shí)，允許芯片的數(shù)據(jù)讀出。4 - 2764 (EPROM的引線、功能AC Al A3 AJ A4A

20、rf A7 AS A9 AtOAtl A122764EPRO怵儲(chǔ)器容量為64K,結(jié)才勾為8K*8A0A12 :13條地址線,D0D7 :8條數(shù)據(jù)線。CE和OE:為控制信號(hào)有片選引腳，低電平有效時(shí)，分別選中芯片和允許芯片輸出數(shù)據(jù)。2764的編程由編程控制引腳/PGM和編程電源Vpp控制，在編程時(shí)，對(duì)引腳加較寬的負(fù)脈沖；在正常讀出時(shí)，該引腳應(yīng)該無效。在正常工作時(shí)，要求Vpp接+5V;在編程狀態(tài)時(shí)，要求Vpp接+25V作為編程電壓5 中斷控制器8259Ac c-c c c G c c cnc c c c Ck, 7 fi 5 4 3 7 1 o OCS砥InDDDD,DDDDASASNr 中C?CG

21、a92010191118121713161415:33IR? SIRSIRS 3IR IRa IRa IR)3 Ra HINT SF/EM 3 CAS 2DlPWd AoINTA_ 5F/FKa JRQ0INTCASo CAS CAS zIRQ 7第59A引腳及功能結(jié)構(gòu)示意圖6 并行接口芯片8255ARESET復(fù)位輸入線CS:芯片選擇信號(hào)線 CS=0時(shí)，表示芯片CS=1時(shí),8255無法與CPU做數(shù)據(jù)傳輸RD:讀信號(hào)線，RD=0且CS=0時(shí),CPU從8255讀取信息或數(shù)據(jù)。WR: WR=Cfi CS=0時(shí)，允許CPU將數(shù)據(jù)或控制字寫入 8255。D0D7:三態(tài)雙向數(shù)據(jù)總線，8255與CPUR據(jù)傳

22、送的通道PACH PA7:端口 A輸入輸出線，一個(gè) 8位的數(shù)據(jù)輸出鎖存器/緩沖器， 一個(gè)8 位的數(shù)據(jù)輸入鎖存器。工作于三種方式中的任何一種；PBCH PB7:端口 B輸入輸出線，一個(gè) 8位的I/O鎖存器， 一個(gè)8位的輸入輸 出緩沖器。不能工作于方式二；PCCH PC7:端口 C輸入輸出線，一個(gè) 8位的數(shù)據(jù)輸出鎖存器/緩沖器， 一個(gè)8 位的數(shù)據(jù)輸入緩沖器。端口 C可以通過工作方式設(shè)定而分成 2個(gè)4位的端 口，每個(gè)4位的端口包含一個(gè)4位的鎖存器，分別與端口 A和端口 B配 合使用，可作為控制信號(hào)輸出或狀態(tài)信號(hào)輸入端口。不能工作于方式一或二。8255具有3個(gè)相互獨(dú)立的輸入/輸出通道端口A1A000A

23、端口01B端口10C端口11控制寄器7 數(shù)模變換器0832DAC083/8位D/A轉(zhuǎn)換器，它采用CMOS：藝制作，具有雙緩沖器輸入結(jié)構(gòu), 其引腳排列如圖所示，DAC083/弓I腳功能說明：DI0DI7:轉(zhuǎn)換數(shù)據(jù)輸入端。、CS片選信號(hào)輸入端，低電平有效。ILE :數(shù)據(jù)鎖存允許信號(hào)輸入端，高電平有效。WR1:第一寫信號(hào)輸入端，低電平有效,Xfer ：數(shù)據(jù)傳送控制信號(hào)輸入端，低電平有效。WR2:第二寫存號(hào)輸入端，低電平有效。3loutl :電流輸出1端，當(dāng)數(shù)據(jù)全為1時(shí)，輸出電流最大；當(dāng)數(shù)據(jù)全為 0時(shí), 輸出電流最小。Iout2 :電流輸出2端。DAC0832ft有：Iout1+Iout2= 常數(shù)的特

24、性。Rfb:反饋電阻端。Vref:基準(zhǔn)電壓端，是外加的高精度電壓源，它與芯片內(nèi)的電阻網(wǎng)絡(luò)相連接，該電壓范圍為：-10V+10V。VCC和GND芯片的電源端和地端。11Iout1Vlsb DI0,Iout2DI1DI2,RfbDI3DI4VrefDI5DI6 msbDI7 , ILEWR2CSWR1Xfer129819U?DAC08 3265416151413自7四.電路介紹1 8088最小系統(tǒng)地址總線、數(shù)據(jù)總線、控制總線的形成8088的MN/MX信號(hào)線接至+ 5V時(shí)，系統(tǒng)就處于最小工作模式，即單處理器系統(tǒng)方式，它適合與較小規(guī)模的應(yīng)用8088最小模式典型的系統(tǒng)主要由8088CPU寸鐘發(fā)生器828

25、4、地址鎖存器8282及數(shù)據(jù)總線收發(fā)器8286組成。由于地址與數(shù)據(jù)、狀態(tài)線分時(shí)復(fù)用，系統(tǒng)中需要地址鎖存器。地址鎖存信號(hào)ALE控制8282的STB用8282鎖存器產(chǎn)生地址總線；用8286收發(fā)器產(chǎn)生緩沖的數(shù) 據(jù)總線。8088的DEN信號(hào)作為8286的輸出允許信號(hào)面，僅當(dāng) DEN為低電平時(shí), 允許數(shù)據(jù)經(jīng)8286進(jìn)行傳送；8088的DT/R信號(hào)用來控制數(shù)據(jù)傳送的方向，接至 8286的引腳To當(dāng)DT/R= 1時(shí)，CPU&J數(shù)據(jù)總線發(fā)送數(shù)據(jù)，當(dāng) DT/R= 0時(shí)，則 CPU收來自系統(tǒng)總線上的數(shù)據(jù)。數(shù)據(jù)線連至內(nèi)存及I/O接口，需用數(shù)據(jù)總線收發(fā)器作驅(qū)動(dòng)。在控制總線一般負(fù)載較輕，不需要驅(qū)動(dòng)，故直接從8088引出

26、。8088工作與最小模式，此時(shí)8088CPUS供所有的總線控制信號(hào)，以實(shí)現(xiàn)與 存 儲(chǔ)器、I/O接口的選擇。在最小組態(tài)時(shí)，系統(tǒng)總線可分為幾個(gè)基本部分：地址 總線、數(shù)據(jù)總線、控制與狀態(tài)信號(hào)、中斷與 DMA1號(hào)。2 存儲(chǔ)器電路及譯碼電路設(shè)計(jì)8088最小系統(tǒng)中，地址總線為 A0A19數(shù)據(jù)總線D0D7對(duì)SRAM勺控制信 號(hào)有/WR,/RD,IO/M。當(dāng)IO/M為低電平時(shí)，表示cpu對(duì)存儲(chǔ)器傳送數(shù)據(jù)。/RD為 讀信號(hào)，低電平有效，/RD有效時(shí)表明cpu正在執(zhí)行從存儲(chǔ)器或IO 口的輸入操作數(shù)據(jù)。/WR為寫讀信號(hào)，低電平有效，/WR有效時(shí)表明cpu正在執(zhí)行從存儲(chǔ)器 或IO 口的輸出操作數(shù)據(jù)。在該設(shè)計(jì)中選用的

27、ROM莫塊芯片為EPROM2764容量為8K*8。RAM模塊芯片為 SRAM6264容量為8K*8。系統(tǒng)要求由16KB的RO防口 16K的RAMfi成。16KB的 ROM!要兩片2764芯片，16K的RAMB要兩片6264芯片。下圖給出了 8088最 小系統(tǒng)組成的16K的ROMF口 16K的RAMff儲(chǔ)器邏輯圖。圖中U1和U2兩片2764 構(gòu)成16K的ROM真塊；U3和U4兩片6264組成16K的RAM奠塊。地址總線 A0A12作為片內(nèi)地址分別連接到 U1, U2, U3和U4的相應(yīng)地址線引腳上。數(shù)據(jù) 線D0D7作為分別連接到U1, U2, U3和U4的相應(yīng)數(shù)據(jù)線引腳上。讀信號(hào)/RD 連接到U

28、1, U2, U3和U4的/OE弓I腳上，寫信號(hào)/WR連接到兩片6264芯片的/WE 引腳上。6264選引腳CS2接+5V。4個(gè)芯片的片選信號(hào)由74LS138譯碼器產(chǎn)生。丁不;1曹二3 8位A/D變換接口電路在進(jìn)行A/D變換時(shí)，路地址應(yīng)先送到ADDAADDC入端。然后在ALE上輸入端加一個(gè)正跳變脈沖，將路地址鎖存到 ADC080的部的路 地址寄存器中。這樣，對(duì)應(yīng)路的模擬電壓輸入就和內(nèi)部變換電路接通。為了啟動(dòng)變換工作序列，必須在STAR同加一個(gè)負(fù)跳變信號(hào)。此后變換工作就開始進(jìn) 行，標(biāo)志ADC0809E在工作的狀態(tài)信號(hào)EOC?高電平（閑狀態(tài)）變成為低電平（工 作狀態(tài)）。一旦變換結(jié)束，EOCB號(hào)就又

29、由低電平變成高電平。此時(shí)只要在 OE 端加一個(gè)高電平，即可打開數(shù)據(jù)線的三態(tài)緩沖器，從D0D礎(chǔ)數(shù)據(jù)線讀得一次變換后的數(shù)據(jù)。48位口快變換接口 DAC083雙部有兩個(gè)寄存器，而這兩個(gè)寄存器的控制信號(hào) 有五個(gè)，輸入寄存器由ILE、CS WR1 空制，DACJ存器由 WR2Xref控制，用 軟件指令控制這五個(gè)控制端可實(shí)現(xiàn)三種工作方式：直通方式、單緩沖方式、雙 緩沖方式。D/A轉(zhuǎn)換；單緩沖方式一次三種工作方式區(qū)別是：直通方式不需要選通，直接 選通；雙緩沖方式二次選通。5.步進(jìn)電機(jī)控制電路使用芯片8255 8259控制6. 8259中斷實(shí)驗(yàn)電路一個(gè)外部中斷請(qǐng)求信號(hào)通過中斷請(qǐng)求線IRQ,傳輸?shù)絀MR （中斷屏蔽寄存器），IMR根據(jù)所設(shè)定的中斷屏蔽字（OCW ,決定是將其丟棄還是接受。如果可以接受，則8259A將IRR （中斷請(qǐng)求暫存寄存器）中代表此IRQ的位置位，以表示此