計(jì)算機(jī)組成原理第四章第二節(jié)

1、第二節(jié)第二節(jié) 主存儲器主存儲器v一、概述一、概述v二、半導(dǎo)體存儲芯片簡介二、半導(dǎo)體存儲芯片簡介v三、靜態(tài)隨機(jī)存取存儲器三、靜態(tài)隨機(jī)存取存儲器v四、動態(tài)隨機(jī)存取存儲器四、動態(tài)隨機(jī)存取存儲器v五、只讀存儲器五、只讀存儲器v六、存儲器與六、存儲器與CPU的連接的連接v七、存儲器的校驗(yàn)七、存儲器的校驗(yàn)v八、提高訪存速度的措施八、提高訪存速度的措施一、概述一、概述1、主存的基本組成、主存的基本組成2、主存和、主存和 CPU 的聯(lián)系的聯(lián)系3、主存中存儲單元地址的分配、主存中存儲單元地址的分配4、主存的技術(shù)指標(biāo)、主存的技術(shù)指標(biāo)主存的基本組成主存的基本組成存儲體存儲體驅(qū)動器驅(qū)動器譯碼器譯碼器MAR控制電路控制

2、電路讀讀寫寫電電路路MDR地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫MDRMARCPU主主 存存讀讀數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線寫寫1) 1) 從主存讀數(shù)據(jù)從主存讀數(shù)據(jù) 2) 2) 往主存寫數(shù)據(jù)往主存寫數(shù)據(jù) 主存和主存和 CPU 的聯(lián)系的聯(lián)系 高位字節(jié)高位字節(jié) 地址為字地址地址為字地址 低位字節(jié)低位字節(jié) 地址為字地址地址為字地址設(shè)地址線設(shè)地址線 24 位位按按 字節(jié)字節(jié) 尋址尋址按按 字字 尋址尋址若字長為若字長為 16 位位按按 字字 尋址尋址若字長為若字長為 32 位位字地址字地址字節(jié)地址字節(jié)地址11109876543210840字節(jié)地址字節(jié)地址字地址字地址452301420224 =

3、16 M8 M4 M通常計(jì)算機(jī)系統(tǒng)既可按字尋址，也可按字節(jié)尋址通常計(jì)算機(jī)系統(tǒng)既可按字尋址，也可按字節(jié)尋址 主存中存儲單元地址的分配主存中存儲單元地址的分配(2) 存儲速度存儲速度(1) 存儲容量存儲容量(3) 存儲器的帶寬存儲器的帶寬主存主存 存放二進(jìn)制代碼的總位數(shù)存放二進(jìn)制代碼的總位數(shù) 讀出時(shí)間讀出時(shí)間 寫入時(shí)間寫入時(shí)間 存儲器的存儲器的 訪問時(shí)間訪問時(shí)間 存取時(shí)間存取時(shí)間 存取周期存取周期 讀周期讀周期 寫周期寫周期 連續(xù)兩次獨(dú)立的存儲器操作連續(xù)兩次獨(dú)立的存儲器操作（讀或?qū)懀┧璧模ㄗx或?qū)懀┧璧?最小間隔時(shí)間最小間隔時(shí)間 位位/秒秒主存的技術(shù)指標(biāo)主存的技術(shù)指標(biāo)二、半導(dǎo)體存儲芯片簡介二、半

4、導(dǎo)體存儲芯片簡介1、半導(dǎo)體存儲芯片的基本結(jié)構(gòu)、半導(dǎo)體存儲芯片的基本結(jié)構(gòu)2、半導(dǎo)體存儲芯片的譯碼驅(qū)動方式、半導(dǎo)體存儲芯片的譯碼驅(qū)動方式芯片容量芯片容量譯譯碼碼驅(qū)驅(qū)動動存存儲儲矩矩陣陣讀讀寫寫電電路路1K4位位16K1位位8K8位位片選線片選線讀讀/寫控制線寫控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線地址線地址線（單向）（單向）數(shù)據(jù)線數(shù)據(jù)線（雙向）（雙向）1041411381、半導(dǎo)體存儲芯片的基本結(jié)構(gòu)、半導(dǎo)體存儲芯片的基本結(jié)構(gòu)譯譯碼碼驅(qū)驅(qū)動動存存儲儲矩矩陣陣讀讀寫寫電電路路片選線片選線讀讀/寫控制線寫控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線片選線片選線讀讀/寫控制線寫控制線（低電平寫（低電平寫 高電平讀）高電平讀）（允

5、許讀）（允許讀）CSCEWE（允許寫）（允許寫）WEOE存儲芯片片選線的作用存儲芯片片選線的作用用用 16K 1位位 的存儲芯片組成的存儲芯片組成 64K 8位位 的存儲器的存儲器 32片片當(dāng)?shù)刂窞槟硞€(gè)范圍值時(shí)，此當(dāng)?shù)刂窞槟硞€(gè)范圍值時(shí)，此 8 片的片選有效片的片選有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位2、半導(dǎo)體存儲芯片的譯碼驅(qū)動方式、半導(dǎo)體存儲芯片的譯碼驅(qū)動方式v線選法線選法v重合法重合法0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通

6、A3A2A1A000000,00,7007D07D 讀讀 / 寫寫選通選通 讀讀/寫控制電路寫控制電路 線選法線選法A3A2A1A0A40,310,031,031,31 Y 地址譯碼器地址譯碼器 X地地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫00000000000,031,00,31I/OD0,0讀讀重合法重合法三、靜態(tài)隨機(jī)存取存儲器三、靜態(tài)隨機(jī)存取存儲器 ( RAM )用觸發(fā)器工作原理存儲信息，因此即使信息讀出后，用觸發(fā)器工作原理存儲信息，因此即使信息讀出后，仍保持其原始狀態(tài)，不需要再生仍保持其原始狀態(tài)，不需要再生 ；電源掉電時(shí)，原存信息

7、丟失；電源掉電時(shí)，原存信息丟失； 1、靜態(tài)、靜態(tài) RAM 基本電路基本電路2、靜態(tài)、靜態(tài) RAM 芯片舉例芯片舉例3、靜態(tài)、靜態(tài) RAM 讀讀 時(shí)序時(shí)序 4、靜態(tài)、靜態(tài) RAM (2114) 寫寫 時(shí)序時(shí)序 A 觸發(fā)器非端觸發(fā)器非端1T4T觸發(fā)器觸發(fā)器5TT6、行開關(guān)行開關(guān)7TT8、列開關(guān)列開關(guān)7TT8、一列共用一列共用A 觸發(fā)器原端觸發(fā)器原端T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇T1 T4存儲器中用于寄存存儲器中用于寄存0和和1代碼的電路代碼的電路靜態(tài)靜態(tài) R

8、AM 基本電路基本電路A T1 T4T5T6T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7、T8 開開列選列選讀放讀放DOUTVAT6T8DOUT讀選擇有效讀選擇有效T1 T4T5T6T7T8A ADIN位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、T6 開開 兩

9、個(gè)寫放兩個(gè)寫放 DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7寫選擇有效寫選擇有效T1 T4 Intel 2114 外特性外特性存儲容量存儲容量1K4 位位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 2114靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例2114 RAM芯片結(jié)構(gòu)示意圖芯片結(jié)構(gòu)示意圖 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0

10、163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀150311647326348第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩

11、陣矩陣 (64 64) 讀讀150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832第一組第

12、一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀0163248CSWE150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀15031164732634801632480000000000150311647326348150311647326348讀寫電路讀

13、寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀15031164732634801632480164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第

14、三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473263480163248讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 讀讀1503116473263480163248讀

15、寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路

16、0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS第一組第一組第二組第二組第三組第三組第四組第四組0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫第一組第一組第二組第二組第三組第三組第四組第四組150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫15031164732634

17、8第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647

18、326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O40164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼00000000001503116473263

19、48I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4WECS150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路016483

20、2第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O40164832第一組第一組第二組第二組第三組第三組第四組第四組 Intel 2114 RAM 矩陣矩陣 (64 64) 寫寫

21、I/O1I/O2I/O3I/O4150311647326348150311647326348讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路0163015行行地地址址譯譯碼碼列列地地址址譯譯碼碼WECS0000000000150311647326348I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路讀寫電路01632480164832 32K8位位 SRAM讀寫過程演示讀寫過程演示ACSDOUT地址有效地址有效地址失效地址失效片選失效片選失效數(shù)據(jù)有效數(shù)據(jù)有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定高阻高阻tAtCOtOHAtOTDtRC片選有效片選有效讀周期讀周

22、期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效讀時(shí)間讀時(shí)間 t tA A 地址有效地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCOCO 片選有效片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTDOTD 片選失效片選失效輸出高阻輸出高阻t tOHAOHA 地址失效后的地址失效后的 數(shù)據(jù)維持時(shí)間數(shù)據(jù)維持時(shí)間靜態(tài)靜態(tài) RAM 讀讀 時(shí)序時(shí)序 ACSWEDOUTDINtWCtWtAWtDWtDHtWR寫周期寫周期 t tWCWC 地址有效地址有效下一次地址有效下一次地址有效寫時(shí)間寫時(shí)間 t tW W 寫命令寫命令 WEWE 的有效時(shí)間的有效時(shí)間t tAWAW 地址有效地址有效片選有效的滯后時(shí)間片選有效的滯后

23、時(shí)間t tWRWR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDHDH WE WE 失效后的數(shù)據(jù)維持時(shí)間失效后的數(shù)據(jù)維持時(shí)間靜態(tài)靜態(tài) RAM (2114) 寫寫 時(shí)序時(shí)序 四、動態(tài)隨機(jī)存取存儲器四、動態(tài)隨機(jī)存取存儲器(DRAM)1、動態(tài)、動態(tài)RAM2、動態(tài)、動態(tài) RAM 基本單元電路基本單元電路3、動態(tài)、動態(tài) RAM 芯片舉例芯片舉例4、動態(tài)、動態(tài) RAM 時(shí)序時(shí)序5、動態(tài)、動態(tài) RAM 刷新刷新6、 動態(tài)動態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較v靠電容存儲電荷的原理寄存信息；靠電容存儲電荷的原理寄存信息；v電容上有足夠電

24、荷表示電容上有足夠電荷表示“1”，無電荷為，無電荷為“0”；v電容上的電荷只能維持電容上的電荷只能維持12ms，不掉電，不掉電，信息也會消失，需要再生或刷新；信息也會消失，需要再生或刷新；v三管式、單管式兩種；三管式、單管式兩種；v集成度高、功耗更低；集成度高、功耗更低；1、動態(tài)、動態(tài)RAM(DRAM)DD預(yù)充電信號預(yù)充電信號讀選擇線讀選擇線寫數(shù)據(jù)線寫數(shù)據(jù)線寫選擇線寫選擇線讀數(shù)據(jù)線讀數(shù)據(jù)線VCgT4T3T2T11讀出與原存信息相反讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流讀出時(shí)數(shù)據(jù)線有電流 為為 “1”數(shù)據(jù)線數(shù)據(jù)線CsT字線字線DDV0 10 11 0寫入與輸入信息相同寫入與輸入信息相同寫入時(shí)寫入時(shí)

25、 CS 充電充電 為為 “1” 放電放電 為為 “0”T3T2T1T無電流無電流有電流有電流2、動態(tài)、動態(tài) RAM 基本單元電路基本單元電路單元單元電路電路讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D行行地地址址譯譯碼碼器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 3、動態(tài)、動態(tài) RAM 芯片舉例芯片舉例 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 讀讀00000000000D0 0單元單元電路電路讀讀 寫寫 控控 制制 電電 路路A9A8A7

26、A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫11111 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新

27、放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線011111 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器

28、刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線00100011111 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0111111010001 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫

29、選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控

30、控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路A9A8A7A6A5讀讀 寫寫 控控 制制 電電 路路列列 地地 址址 譯譯 碼碼 器器讀選擇線讀選擇線寫選擇線寫選擇線D單元單元電路電路行行地地址址譯譯碼碼器器00113131131A4A3A2

31、A1A0刷新放大器刷新放大器寫寫數(shù)數(shù)據(jù)據(jù)線線讀讀數(shù)數(shù)據(jù)據(jù)線線0D11111010001 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫讀讀 寫寫 控控 制制 電電 路路時(shí)序與控制時(shí)序與控制 行時(shí)鐘行時(shí)鐘列時(shí)鐘列時(shí)鐘寫時(shí)鐘寫時(shí)鐘 WERASCAS A6A0存儲單元陣存儲單元陣基準(zhǔn)單元基準(zhǔn)單元行譯碼列譯碼器列譯碼器再生放大器再生放大器列譯碼器列譯碼器讀出放大基準(zhǔn)單元基準(zhǔn)單元存儲單元陣存儲單元陣行譯碼 I/O緩存器緩存器數(shù)據(jù)輸出數(shù)據(jù)輸出驅(qū)動驅(qū)動數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器 DINDOUT行地址行地址緩存器緩存器列地址列地址緩存器緩存器 單管動態(tài)單管動態(tài) RAM 4116 (16K

32、 1 1位位) 外特性外特性DINDOUTA6A0 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動DOUTDINCs 4116 (16K 1位位) 芯片芯片 讀讀 原理原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器630 0 0I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動OUTD 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器06364127128 根行線根行線Cs01271128列列選選擇擇讀讀/寫線寫線數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動DOU

33、TDINCs 4116 (16K1位位) 芯片芯片 寫寫 原理原理數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖I/O緩沖緩沖DIN讀出放大器讀出放大器 讀放大器讀放大器630 行、列地址分開傳送行、列地址分開傳送 4、動態(tài)、動態(tài) RAM 時(shí)序時(shí)序先由行選通信號將行地址送入行地址緩存器，再由列選先由行選通信號將行地址送入行地址緩存器，再由列選通信號將列地址送入列地址緩存器，列選通信號滯后行通信號將列地址送入列地址緩存器，列選通信號滯后行選通的時(shí)間必須超過規(guī)定值；選通的時(shí)間必須超過規(guī)定值；行選通和列選通正、負(fù)電平的寬帶應(yīng)大于規(guī)定值，保證行選通和列選通正、負(fù)電平的寬帶應(yīng)大于規(guī)定值，保證芯片內(nèi)部正常工作；芯片內(nèi)部正

34、常工作；行地址對行選通信號的下降沿以及列地址對列選通信號行地址對行選通信號的下降沿以及列地址對列選通信號的下降沿應(yīng)有足夠的地址建立時(shí)間和地址保持時(shí)間，以的下降沿應(yīng)有足夠的地址建立時(shí)間和地址保持時(shí)間，以確定行、列地址均能準(zhǔn)確寫入芯片。確定行、列地址均能準(zhǔn)確寫入芯片。行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(高高)數(shù)據(jù)數(shù)據(jù) DOUT 有效有效動態(tài)動態(tài)RAM讀時(shí)序讀時(shí)序列地址列地址 CAS 有效有效DOUTWECASRAStCRDtSURD-CAStaRAStaCASthRD-CASthCAS-OUT動態(tài)動態(tài) RAM 讀讀 時(shí)序時(shí)序 動態(tài)動態(tài)RAM寫時(shí)序?qū)憰r(shí)序數(shù)據(jù)數(shù)據(jù) DIN 有效

35、有效行地址行地址 RAS 有效有效寫允許寫允許 WE 有效有效(低低)列地址列地址 CAS 有效有效DINWECASRAStCWRtSUWR-CAS動態(tài)動態(tài) RAM 寫寫 時(shí)序時(shí)序 tWWRtSUDIN-CAS存儲信息原理存儲信息原理v靠電容存儲電荷來存儲信息的；靠電容存儲電荷來存儲信息的；v電容上的電荷一般只能維持電容上的電荷一般只能維持12ms；再生或刷新再生或刷新v在在2ms內(nèi)對芯片內(nèi)所有存儲單元恢復(fù)一次原狀態(tài)；內(nèi)對芯片內(nèi)所有存儲單元恢復(fù)一次原狀態(tài)；刷新的過程刷新的過程v先將原信息讀出，再由刷新放大器形成原信息并重新先將原信息讀出，再由刷新放大器形成原信息并重新寫入；寫入；刷新的三種方式

36、刷新的三種方式集中、分散和異步集中、分散和異步再生周期再生周期與行地址有關(guān)與行地址有關(guān) 5、動態(tài)、動態(tài) RAM 刷新刷新 集中刷新集中刷新（存取周期存取周期tc為為0.5 s s ）“死時(shí)間率死時(shí)間率” 為為 128/4 000 100% = 3.2%“死區(qū)死區(qū)” 為為 0.5 s s 128 = 64 s s 周期序號周期序號地址序號地址序號tc0123871 387201tctctctc3999V W01127讀讀/寫或維持寫或維持刷新刷新讀讀/寫或維持寫或維持3872 個(gè)周期個(gè)周期 （1936 s s） 128個(gè)周期個(gè)周期 （64 s s） 刷新時(shí)間間隔刷新時(shí)間間隔 （2 ms）刷新序號

37、刷新序號tcXtcY 以以128 128 矩陣為例矩陣為例tC = = tM + + tR讀寫讀寫 刷新刷新無無 “死區(qū)死區(qū)” 分散刷新分散刷新（存取周期為存取周期為1 s ）(存取周期存取周期tc為為 0.5 s + 0.5 s )以以 128 128 矩陣為例矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔刷新間隔 128 個(gè)存取周期個(gè)存取周期 分散刷新與集中刷新相結(jié)合（異步刷新）分散刷新與集中刷新相結(jié)合（異步刷新）對于對于 128 128 的存儲芯片的存儲芯片（存取周期為存取周期為 0.5 s s ）將刷新安排在指令譯碼階段，不會出現(xiàn)

38、將刷新安排在指令譯碼階段，不會出現(xiàn) “死區(qū)死區(qū)”“死區(qū)死區(qū)” 為為 0.5 s s 若每隔若每隔 15.6 s s 刷新一行刷新一行每行每隔每行每隔 2 ms 刷新一次刷新一次DRAMSRAM存儲原理存儲原理集成度集成度芯片引腳芯片引腳功耗功耗價(jià)格價(jià)格速度速度刷新刷新電容電容觸發(fā)器觸發(fā)器高高低低少少多多小小大大低低高高慢慢快快有有無無主存主存緩存緩存6、 動態(tài)動態(tài) RAM 和靜態(tài)和靜態(tài) RAM 的比較的比較 五、只讀存儲器（五、只讀存儲器（ROM） 1、掩模、掩模 ROM ( MROM )2、PROM (一次性編程一次性編程)3、EPROM (多次性編程多次性編程 ) 4、EEPROM (多次

39、性編程多次性編程 ) 5、Flash Memory (閃速型存儲器閃速型存儲器)1、掩模、掩模 ROM ( MROM )行列選擇線交叉處有行列選擇線交叉處有 MOS 管為管為“1”行列選擇線交叉處無行列選擇線交叉處無 MOS 管為管為“0”2、PROM (一次性編程一次性編程) VCC行線行線列線列線熔絲熔絲熔絲斷熔絲斷為為 “0”為為 “1”熔絲未斷熔絲未斷(1) N型溝道浮動?xùn)判蜏系栏訓(xùn)?MOS 電路電路G 柵極柵極S 源源D 漏漏紫外線全部擦洗紫外線全部擦洗D 端加正電壓端加正電壓形成浮動?xùn)判纬筛訓(xùn)臩 與與 D 不導(dǎo)通為不導(dǎo)通為 “0”D 端不加正電壓端不加正電壓不形成浮動?xùn)挪恍纬筛?/p>

40、動?xùn)臩 與與 D 導(dǎo)通為導(dǎo)通為 “1”SGDN+N+P基片基片GDS浮動?xùn)鸥訓(xùn)臩iO2+ + + + +_ _ _ 3、EPROM (多次性編程多次性編程 ) 控制邏輯控制邏輯Y 譯碼譯碼X 譯譯碼碼數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū)Y 控制控制128 128存儲矩陣存儲矩陣PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VSSDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的邏輯圖和引腳的邏輯圖和引腳PD/ProgrPD/Progr功率下降功率下降 / 編程輸入端編程輸入端 讀出時(shí)讀出時(shí) 為為 低電平低電平電可

41、擦寫電可擦寫局部擦寫局部擦寫全部擦寫全部擦寫 4、EEPROM (多次性編程多次性編程 ) 5、Flash Memory (閃速型存儲器閃速型存儲器) 比比 EEPROM快快EPROM價(jià)格便宜價(jià)格便宜 集成度高集成度高EEPROM電可擦洗重寫電可擦洗重寫具備具備 RAM 功能功能六、存儲器與六、存儲器與 CPU 的連接的連接1、存儲器容量的擴(kuò)展、存儲器容量的擴(kuò)展2、存儲器與、存儲器與 CPU 的連接的連接 例題例題1、例題、例題2、例題、例題3 用用 1K 4位位 存儲芯片組成存儲芯片組成 1K 8位位 的存儲器的存儲器？片？片 (1) 位擴(kuò)展位擴(kuò)展（增加存儲字長）（增加存儲字長）10根地址線

42、根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWE2片片 1、存儲器容量的擴(kuò)展、存儲器容量的擴(kuò)展 (2) 字?jǐn)U展（增加存儲字的數(shù)量）字?jǐn)U展（增加存儲字的數(shù)量） 用用 1K 8位位 存儲芯片組成存儲芯片組成 2K 8位位 的存儲器的存儲器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線？片？片2片片1K 8 8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS1 (3) 字、位擴(kuò)展字、位擴(kuò)展用用 1K 4位位 存儲芯片組成存儲芯片組成 4K 8位位 的存儲器的存儲器8根數(shù)據(jù)線根數(shù)據(jù)線12根地址線根地址線WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片選片選

43、譯碼譯碼1K41K41K41K41K41K41K41K4？片？片8片片(1) 地址線的連接地址線的連接(2) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3) 讀讀/寫命令線的連接寫命令線的連接(4) 片選線的連接片選線的連接(5) 合理選擇存儲芯片合理選擇存儲芯片(6) 其他其他 時(shí)序、負(fù)載時(shí)序、負(fù)載CPUCPU地址線的低位與存儲芯片的地址線地址線的低位與存儲芯片的地址線相連，高位或在存儲芯片擴(kuò)充時(shí)用或相連，高位或在存儲芯片擴(kuò)充時(shí)用或做其他用途，如片選信號；做其他用途，如片選信號；對存儲芯片擴(kuò)展使其數(shù)據(jù)位數(shù)和對存儲芯片擴(kuò)展使其數(shù)據(jù)位數(shù)和CPUCPU的數(shù)據(jù)線一致；的數(shù)據(jù)線一致； 訪存控制信號（訪存控制信號（MR

44、EQMREQ）CPUCPU的高位地址的高位地址 ROMROM存放系統(tǒng)程序、標(biāo)準(zhǔn)子程序和存放系統(tǒng)程序、標(biāo)準(zhǔn)子程序和各類常數(shù)；各類常數(shù)；RAMRAM用戶編程用戶編程 2、存儲器與、存儲器與 CPU 的連接的連接 要特別注意片與片之間的地址線、數(shù)據(jù)線和控制線的連接要特別注意片與片之間的地址線、數(shù)據(jù)線和控制線的連接74138譯碼器譯碼器G1CBAG2BG2AY7Y6Y0 CPU芯片引腳圖芯片引腳圖MREQA14A15A13A12A11A10A9A0D7D4D3D0WR CPU與存儲芯片連接設(shè)計(jì)與存儲芯片連接設(shè)計(jì)4步驟步驟根據(jù)十六進(jìn)制地址范圍寫出二進(jìn)制地址碼，根據(jù)十六進(jìn)制地址范圍寫出二進(jìn)制地址碼，并確定

45、其容量；并確定其容量；根據(jù)地址范圍以及該范圍在計(jì)算機(jī)系統(tǒng)中的根據(jù)地址范圍以及該范圍在計(jì)算機(jī)系統(tǒng)中的作用確定芯片的數(shù)量及類型；作用確定芯片的數(shù)量及類型；分配分配CPU地址線地址線(CPU低位與存儲芯片地址相低位與存儲芯片地址相連，高位和訪存信號共同產(chǎn)生片選信號）；連，高位和訪存信號共同產(chǎn)生片選信號）；(1) 確定片選信號確定片選信號例例1（書（書94頁例頁例4.1）(1) 寫出對應(yīng)的二進(jìn)制地址碼寫出對應(yīng)的二進(jìn)制地址碼(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0

46、 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位 6 0 0 0 6 7 F F 6 8 0 0 6 B F F(3) 分配地址線分配地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線(4) 確定片選信號確定片選信號C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A

47、00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 1 CPU 與存儲器的連接圖與存儲器的連接圖(1) 寫出對應(yīng)的二進(jìn)制地址碼寫出對應(yīng)的二進(jìn)制地址碼例例2 假設(shè)同例假設(shè)同例1，要求最小，要求最小 4K為系統(tǒng)為系統(tǒng) 程

48、序區(qū)，相鄰程序區(qū)，相鄰 8K為用戶程序區(qū)。為用戶程序區(qū)。(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型(3) 分配地址線分配地址線(4) 確定片選信號確定片選信號1片片 4K 8位位 ROM 2片片 4K 8位位 RAMA11 A0 接接 ROM 和和 RAM 的地址線的地址線 4K 8位位 ROM 4K 8 8位位 RAM4K 8 8位位 RAMPD/ProgrY0G1CBAG2BG2AMREQA15A14A13A12A11A10A0D7D4D3D0WR例例 2 CPU 與存儲器的連接圖與存儲器的連接圖+5VY1Y2例例 3 設(shè)設(shè) CPU 有有 20 根地址線，根地址線，8 根數(shù)據(jù)線。根數(shù)

49、據(jù)線。 并用并用 IO/M 作訪存控制信號。作訪存控制信號。RD 為讀命令，為讀命令， WR 為寫命令?，F(xiàn)有為寫命令。現(xiàn)有 2764 EPROM ( 8K 8位位 ), 外特性如下：外特性如下：用用 138 譯碼器及其他門電路（門電路自定）畫出譯碼器及其他門電路（門電路自定）畫出 CPU和和 2764 的連接圖。要求地址為的連接圖。要求地址為 F0000HFFFFFH , 并并寫出每片寫出每片 2764 的地址范圍。的地址范圍。D7D0CEOECE片選信號片選信號OE允許輸出允許輸出PGM可編程端可編程端PGMA0A12(1) 寫出對應(yīng)的二進(jìn)制地址碼寫出對應(yīng)的二進(jìn)制地址碼(2) 確定芯片的數(shù)量

50、及類型確定芯片的數(shù)量及類型(3) 分配地址線分配地址線(4) 確定片選信號確定片選信號8片片 8K 8位位 EPROMA12 A0 接接 EPROM的地址線的地址線F0000H-FFFFFH 容量容量64KIO/M控制譯碼器工作，控制譯碼器工作，RD對應(yīng)對應(yīng)OE,WE對對應(yīng)應(yīng)PGMA13 A15 譯碼器輸入端和高位地址一起片選譯碼器輸入端和高位地址一起片選七、存儲器的校驗(yàn)七、存儲器的校驗(yàn)1 、編碼的最小距離、編碼的最小距離2 、漢明碼、漢明碼3、漢明碼形成過程總結(jié)、漢明碼形成過程總結(jié)4、循環(huán)冗余校驗(yàn)碼、循環(huán)冗余校驗(yàn)碼編碼的糾錯(cuò)編碼的糾錯(cuò) 、檢錯(cuò)能力與編碼的最小距離有關(guān)、檢錯(cuò)能力與編碼的最小距離

51、有關(guān)L 編碼的最小距離編碼的最小距離D 檢測錯(cuò)誤的位數(shù)檢測錯(cuò)誤的位數(shù)C 糾正錯(cuò)誤的位數(shù)糾正錯(cuò)誤的位數(shù)漢明碼是具有一位糾錯(cuò)能力的編碼漢明碼是具有一位糾錯(cuò)能力的編碼L 1 = D + C ( DC )任意兩組合法代碼之間任意兩組合法代碼之間 二進(jìn)制位數(shù)二進(jìn)制位數(shù) 的的 最少差異最少差異L = 3 最多糾錯(cuò)最多糾錯(cuò) 1位位 最多檢錯(cuò)最多檢錯(cuò) 2位位 1 、編碼的最小距離、編碼的最小距離2 、漢明碼、漢明碼（1）漢明碼的組成）漢明碼的組成（2）奇偶校驗(yàn)）奇偶校驗(yàn)（3） 漢明碼的糾錯(cuò)過程漢明碼的糾錯(cuò)過程漢明碼的組成需增添漢明碼的組成需增添 ？位檢測位位檢測位檢測位的位置檢測位的位置 ？檢測位的取值檢測位

52、的取值 ？2k n + k + 1組成漢明碼的三要素組成漢明碼的三要素2i-1 ( i = 1，2， ， k )各檢測位的取值與該位所在的檢測各檢測位的取值與該位所在的檢測“小組小組” 中各位數(shù)值，以及校驗(yàn)方式有關(guān)中各位數(shù)值，以及校驗(yàn)方式有關(guān)（1）漢明碼的組成）漢明碼的組成各檢測位各檢測位 Ci 所承擔(dān)的檢測小組為所承擔(dān)的檢測小組為gi 小組獨(dú)占第小組獨(dú)占第 2i1 位位gi 和和 gj 小組共同占第小組共同占第 2i1 + 2j1 位位gi、gj 和和 gl 小組共同占第小組共同占第 2i1 + 2j1 + 2l1 位位 C1 檢測的檢測的 g1 小組包含第小組包含第 1，3，5，7，9，1

53、1，C2 檢測的檢測的 g2 小組包含第小組包含第 2，3，6，7，10，11，C4 檢測的檢測的 g3 小組包含第小組包含第 4，5，6，7，12，13，C8 檢測的檢測的 g4 小組包含第小組包含第 8，9，10，11，12，13，14，15，24，（2）奇偶校驗(yàn)）奇偶校驗(yàn)v奇校驗(yàn)奇校驗(yàn)各檢測位的值使各自對應(yīng)監(jiān)測小組中為各檢測位的值使各自對應(yīng)監(jiān)測小組中為1的位數(shù)為奇的位數(shù)為奇數(shù)；數(shù)；如漢明碼為如漢明碼為7位，則檢測位位，則檢測位C1應(yīng)使應(yīng)使1、3、5、7位中的位中的1的個(gè)數(shù)為奇數(shù)，的個(gè)數(shù)為奇數(shù)，C2則應(yīng)使則應(yīng)使2、3、6、7位中位中1的個(gè)數(shù)的個(gè)數(shù)為奇數(shù)，為奇數(shù)，C4則應(yīng)使則應(yīng)使4、5、6、

54、7位中位中1的個(gè)數(shù)為奇數(shù)；的個(gè)數(shù)為奇數(shù)；v偶校驗(yàn)偶校驗(yàn)各檢測位的值使各自對應(yīng)監(jiān)測小組中為各檢測位的值使各自對應(yīng)監(jiān)測小組中為1的位數(shù)為偶的位數(shù)為偶數(shù)；數(shù)；例例1 求求 0101 按按 “偶校驗(yàn)偶校驗(yàn)” 配置的漢明配置的漢明碼碼解：解： n = 4根據(jù)根據(jù) 2k n + k + 1得得 k = 3漢明碼排序如下漢明碼排序如下:二進(jìn)制序號二進(jìn)制序號名稱名稱1 2 3 4 5 6 7C1 C2 C40 0101 的漢明碼為的漢明碼為 0100101b4b3 b2 b110C1= 3 5 7 = 0C2= 3 6 7 = 1C4= 5 6 7 = 001 0 1得各檢測位位置得各檢測位位置20 21 2

55、2由由 2i-1 ( i = 1，2， ， k )求求 0011按按“奇校驗(yàn)奇校驗(yàn)”配置配置 的漢明的漢明碼碼 二進(jìn)制序號二進(jìn)制序號 名稱名稱1 2 3 4 5 6 7C1 C2 C40 1 100 1 1解：解： n = 4 根據(jù)根據(jù) 2k n + k + 1取取 k = 3C1= 3 5 7 = 0C2= 3 6 7 = 1C4= 5 6 7 = 1 0011 的漢明碼為的漢明碼為 0101011例例2按配偶原則配置按配偶原則配置 1011 的漢明碼的漢明碼 二進(jìn)制序號二進(jìn)制序號 名稱名稱1 2 3 4 5 6 7C1 C2 C40 1 010 1 1解：解： n = 4 根據(jù)根據(jù) 2k

56、n + k + 1取取 k = 3C1= 3 5 7 = 0C2= 3 6 7 = 1C4= 5 6 7 = 0 0011 的漢明碼為的漢明碼為 0110011練習(xí)練習(xí)1形成新的檢測位形成新的檢測位 Pi ，如增添如增添 3 位位 （k = 3），）， 新的檢測位為新的檢測位為 P4 P2 P1 。以以 k = 3 為例，為例，Pi 的取值為的取值為P1 = 1 3 5 7P2 = 2 3 6 7P4 = 4 5 6 7對于按對于按 “偶校驗(yàn)偶校驗(yàn)” 配置的漢明碼配置的漢明碼 不出錯(cuò)時(shí)不出錯(cuò)時(shí) P1= 0，P2 = 0，P4 = 0C1C2C4其位數(shù)與增添的檢測位有關(guān)，其位數(shù)與增添的檢測位有關(guān)

57、，（3） 漢明碼的糾錯(cuò)過程漢明碼的糾錯(cuò)過程P1= 1 3 5 7 = 0 無錯(cuò)無錯(cuò)P2= 2 3 6 7 = 1 有錯(cuò)有錯(cuò)P4= 4 5 6 7 = 1 有錯(cuò)有錯(cuò)P4P2P1 = 110第第 6 位出錯(cuò)，可糾正為位出錯(cuò)，可糾正為 0100101，故要求傳送的信息為故要求傳送的信息為 0101。糾錯(cuò)過程如下糾錯(cuò)過程如下例例3解：解： 已知接收到的漢明碼為已知接收到的漢明碼為 0100111（按配偶原則配置）試問要求傳送的信息是什么（按配偶原則配置）試問要求傳送的信息是什么? 練習(xí)練習(xí)2P4 = 4 5 6 7 = 1P2 = 2 3 6 7 = 0P1 = 1 3 5 7 = 0 P4 P2 P

58、1 = 100第第 4 位錯(cuò)，可不糾位錯(cuò)，可不糾寫出按偶校驗(yàn)配置的漢明碼寫出按偶校驗(yàn)配置的漢明碼0101101 的糾錯(cuò)過程的糾錯(cuò)過程3、漢明碼形成過程總結(jié)、漢明碼形成過程總結(jié)v首先根據(jù)首先根據(jù)2k n + k + 1，求出需增加的檢測位位數(shù)，求出需增加的檢測位位數(shù)k；v再根據(jù)再根據(jù)2i-1 ( i = 1，2， ， k )確定確定Ci的位置；的位置；v然后根據(jù)奇偶原則配置然后根據(jù)奇偶原則配置Ci各位的值，各位的值，注意：按奇配注意：按奇配置與偶配置所求得的置與偶配置所求得的Ci值正好相反值正好相反；v糾錯(cuò)時(shí)，新的檢測位糾錯(cuò)時(shí)，新的檢測位Pi的取值與奇偶配置原則是相的取值與奇偶配置原則是相對應(yīng)的

59、；對應(yīng)的；v對于偶配置，不出錯(cuò)時(shí)對于偶配置，不出錯(cuò)時(shí)Pi的取值為的取值為0；而；而對于奇配對于奇配置，不出錯(cuò)時(shí)置，不出錯(cuò)時(shí)Pi的值為的值為1；4、循環(huán)冗余校驗(yàn)碼、循環(huán)冗余校驗(yàn)碼（1）循環(huán)冗余校驗(yàn)碼）循環(huán)冗余校驗(yàn)碼（2 2）模）模2 2運(yùn)算運(yùn)算（3 3）CRCCRC碼的編碼方法碼的編碼方法（4）CRC碼的糾錯(cuò)碼的糾錯(cuò)（5）生成多項(xiàng)式的選?。┥啥囗?xiàng)式的選取vCyclic Redundancy Check，CRCv基于?；谀?運(yùn)算而建立編碼規(guī)則的校驗(yàn)碼，是在運(yùn)算而建立編碼規(guī)則的校驗(yàn)碼，是在k位信息位信息碼之后拼接碼之后拼接r位校驗(yàn)碼；位校驗(yàn)碼；v應(yīng)用應(yīng)用CRC碼的關(guān)鍵是如何從碼的關(guān)鍵是如何從k位

60、信息位簡便地得到位信息位簡便地得到r位位校驗(yàn)位校驗(yàn)位(編碼編碼)，以及如何從，以及如何從k+r位信息碼判斷是否出錯(cuò)；位信息碼判斷是否出錯(cuò)；vCRC碼可以發(fā)現(xiàn)并糾正信息存儲或傳送過程中連續(xù)出碼可以發(fā)現(xiàn)并糾正信息存儲或傳送過程中連續(xù)出現(xiàn)的多位錯(cuò)誤現(xiàn)的多位錯(cuò)誤 。（1）循環(huán)冗余校驗(yàn)碼）循環(huán)冗余校驗(yàn)碼（2 2）模）模2 2運(yùn)算運(yùn)算以按位模以按位模2 2相加為基礎(chǔ)的四則運(yùn)算，不考慮進(jìn)位和借位；相加為基礎(chǔ)的四則運(yùn)算，不考慮進(jìn)位和借位；模模2 2加減加減v即即 0 00=00=0， 0 01=11=1，1 10=10=1，1 11=01=0；v按位加，可用異或邏輯實(shí)現(xiàn)；兩個(gè)相同的數(shù)據(jù)的模按位加，可用異或邏輯實(shí)現(xiàn)；兩