eda多功能彩燈課程設(shè)計(jì)_第1頁(yè)
eda多功能彩燈課程設(shè)計(jì)_第2頁(yè)
eda多功能彩燈課程設(shè)計(jì)_第3頁(yè)
已閱讀5頁(yè),還剩12頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、黃岡師院物科院EDA技術(shù)實(shí)用教程課程設(shè)計(jì)報(bào)告項(xiàng)目名稱:多功能彩燈控制電路專業(yè)年級(jí):電子信息工程09級(jí)學(xué)號(hào):200922240232學(xué)生姓名:楊瑤指導(dǎo)教師:馮杰報(bào)告完成日期:2011年12月15日-、引言1.1 EDA技術(shù)及其發(fā)展電子設(shè)計(jì)自動(dòng)化EDA(Electronic Design Automation)技術(shù)的發(fā)展和普及給數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了革命性的變化。它作為現(xiàn)代電子設(shè)計(jì)技術(shù)的核心,依賴于功能強(qiáng)大的計(jì)算機(jī),在EDAE具軟件平臺(tái)上,對(duì)以硬件描述語(yǔ)言HDL(Hardware Description Language)為系統(tǒng)邏輯 描述手段完成的設(shè)計(jì)文件,自動(dòng)地完成邏輯化簡(jiǎn)、邏輯分割、邏輯綜 合、

2、結(jié)構(gòu)綜合(布局布線),以及邏輯優(yōu)化和仿真測(cè)試等項(xiàng)功能,直至 實(shí)現(xiàn)既定性能的電子線路系統(tǒng)功能。EDA技術(shù)在21世紀(jì)后,得到更大的發(fā)展,突出表現(xiàn)在以下幾個(gè)方面:使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成 為可能。在仿真驗(yàn)證和設(shè)計(jì)兩方面都支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的功能強(qiáng) 大的EDA軟件不斷推出。電子技術(shù)全方位進(jìn)入EDA寸代,數(shù)字技術(shù)日益成熟,傳統(tǒng)電路 系統(tǒng)設(shè)計(jì)建模理念也發(fā)生重大的變化:軟件無(wú)線電技術(shù)的崛起,模擬電路系統(tǒng)硬件描述語(yǔ)言的表達(dá)和設(shè)計(jì)的標(biāo)準(zhǔn)化,系統(tǒng)可編程模擬器件的出現(xiàn),數(shù)字信號(hào)處理和圖像處理的全硬件實(shí)現(xiàn)方案的普遍接受,軟硬件技術(shù)和功能及其結(jié)構(gòu)的進(jìn)一步融合等。EDA!得電子技術(shù)領(lǐng)域各學(xué)

3、科的界限更加模糊,更加互為包容,如模擬與數(shù)字、軟件與硬件、ASIC與 FPG等。軟硬件IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域 得到進(jìn)一步確認(rèn)和廣泛的應(yīng)用。1.2 EDA技術(shù)的特點(diǎn)和優(yōu)勢(shì)EDA技術(shù)的基本特征是采用高級(jí)語(yǔ)言描述,具有系統(tǒng)級(jí)仿真和綜合 能力。它采用“自頂向下”的設(shè)計(jì)方法,與傳統(tǒng)的基于標(biāo)準(zhǔn)邏輯器件 的“自底向上”數(shù)字系統(tǒng)設(shè)計(jì)方法相比,EDA技術(shù)具有以下特點(diǎn): 用軟件的方式設(shè)計(jì)硬件。從設(shè)計(jì)輸入到下載配置前的整個(gè)過程 幾乎不涉及硬件,通過軟件方式修改硬件設(shè)計(jì)。 設(shè)計(jì)全程,包括電路系統(tǒng)描述、硬件設(shè)計(jì)、仿真測(cè)試、綜合、 調(diào)試、軟件設(shè)計(jì),直至硬件系統(tǒng)都由計(jì)算機(jī)完成。緒 目標(biāo)系統(tǒng)可現(xiàn)場(chǎng)

4、編程,在線升級(jí);集成度更高,可構(gòu)建片上系 統(tǒng)0對(duì)設(shè)計(jì)人員的硬件知識(shí)要求低,通過 EDAE具,即使設(shè)計(jì)人員 不熟悉各種半導(dǎo)體工藝,也能完成電子系統(tǒng)的設(shè)計(jì)。它基于芯片,大量使用大規(guī)??删幊踢壿嬈骷?,以縮短產(chǎn)品的上 市時(shí)間,提高產(chǎn)品性能、縮小產(chǎn)品體積、降低產(chǎn)品消耗;它廣泛運(yùn)用 現(xiàn)代計(jì)算機(jī)技術(shù),提高電子設(shè)計(jì)自動(dòng)化程度,縮短開發(fā)周期,提高品 競(jìng)爭(zhēng)力。閃爍的彩燈在娛樂場(chǎng)所、餐飲等日常生活環(huán)境中應(yīng)用廣泛, 彩燈的亮、滅具有一定的周期和規(guī)律,采用 EDA技術(shù)容易設(shè)計(jì)和修改 其控制電路。1.3 EDA技術(shù)的設(shè)計(jì)方法EDA技術(shù)是將傳統(tǒng)的搭積木式設(shè)計(jì)模式變?yōu)樽皂敹碌脑O(shè)計(jì)模 式,設(shè)計(jì)人員通過計(jì)算機(jī)和EDA開發(fā)工具即

5、可設(shè)計(jì)和開發(fā)出各種功能電路。EDA技術(shù)從系統(tǒng)總體出發(fā),自上而下地逐步細(xì)化設(shè)計(jì)內(nèi)容, 最后完成系統(tǒng)設(shè)計(jì)。它包括下面幾個(gè)設(shè)計(jì)步驟:1. 設(shè)計(jì)準(zhǔn)備。依據(jù)設(shè)計(jì)要求,選取合適的設(shè)計(jì)方案和器件類型,對(duì)系統(tǒng)功能細(xì)化,合理劃分功能模塊,畫出功能框圖。2. 設(shè)計(jì)輸入。選取原理圖、硬件描述語(yǔ)言等進(jìn)行設(shè)計(jì)輸入。3. 功能仿真。通過建立波形文件和測(cè)試向量,在編譯前對(duì)設(shè)計(jì)的 電路進(jìn)行邏輯功能驗(yàn)證,此時(shí)的仿真沒有考慮延時(shí)信息。4. 設(shè)計(jì)處理。編譯軟件將對(duì)設(shè)計(jì)輸入文件進(jìn)行邏輯化簡(jiǎn)、綜合優(yōu) 化、適配和分割、布局布線,最后產(chǎn)生編程文件。5. 時(shí)序仿真??紤]延時(shí)信息,分析系統(tǒng)和各模塊時(shí)序關(guān)系,估計(jì) 設(shè)計(jì)的性能,檢查和消除競(jìng)爭(zhēng)冒險(xiǎn)

6、。6. 器件編程測(cè)試。將仿真成功后適配器產(chǎn)生的配置文件通過編程 器或下載電纜寫入目標(biāo)芯片,并對(duì)硬件系統(tǒng)進(jìn)行檢查、測(cè)試。二彩燈電路控制設(shè)計(jì)下面基于EDA技術(shù),利用Alter公司的可編程器件 EP1K30TC144-3 和Maxplusll軟件平臺(tái),設(shè)計(jì)一個(gè)多功能彩燈控制電路。2.1設(shè)計(jì)要求設(shè)計(jì)一個(gè)多功能彩燈控制電路,控制16個(gè)彩燈周期性地自動(dòng)改變 顯示模式并且能夠改變顯示頻率。這里設(shè)用發(fā)光二極管模擬彩燈,用 兩個(gè)按鍵來(lái)控制頻率選擇和亮燈花樣選擇。顯示頻率分設(shè)為時(shí)鐘信號(hào) 的頻率的八分頻、四分頻、二分頻和其本身頻率。彩燈設(shè)為四組閃爍形式,具體如下:第一組燈亮默認(rèn)為從LED侄ULED1依次單獨(dú)循環(huán)燈亮

7、;第二組燈亮情況依次為全亮 丄ED0到LED7這8個(gè)彩燈亮丄ED0到 LED這4個(gè)彩燈亮丄EDO到LED這2個(gè)彩燈亮,全不亮丄EDO到LED這2 個(gè)彩燈亮丄EDO到LED這4個(gè)彩燈亮丄EDO到LED這8個(gè)彩燈亮丄EDO到 LED這1O個(gè)彩燈亮 丄EDO到LED1這12個(gè)彩燈亮 丄EDO到LED13 14個(gè) 彩燈亮,全亮 丄ED6到LED9這4個(gè)彩燈亮 丄ED5到LED1O這6個(gè)彩燈 亮丄ED4到LED1這8個(gè)彩燈亮丄ED3到LED1這1O個(gè)彩燈亮.第三組燈亮情況依次為:LEDO和LED15亮, LEDO LED1禾口 LED15 LED14亮 丄EDO、LED1 LED2和 LED15 LED

8、14 LED13亮丄EDO、LED1 LED2 LED3和 LED15 LED14 LED13 LED12亮丄EDO、LED1 LED2 LED3 LED4和 LED15 LED14 LED13 LED12 LED11 亮丄EDO LED1 LED2 LED3 LED4 LED5和 LED15 LED14 LED13 LED12 LED11 LED1O亮丄EDO、LED1 LED2 LED3 LED4 LED5 LED6和 LED15 LED14 LED13 LED12 LED11 LED1O LED9亮,全亮,LEDO LED1 LED2 LED3 LED4 LED5 LED6和 LED15

9、 LED14 LED13 LED12 LED11 LED1O LED9亮,LEDO LED1 LED2 LED3 LED4 LED5和 LED15 LED14 LED13 LED12 LED11 LED1O亮,LEDO LED1 LED2 LED3 LED4和 LED15 LED14 LED13 LED12 LED11 亮,LEDO LED1 LED2 LED3和 LED15 LED14 LED13 LED12亮,LEDO LED1 LED2 和 LED15 LED14 LED13亮,LEDO LED1 和 LED15 LED14亮,LEDO 禾口 LED15亮,LED2 LED3 LED6

10、LED7 LED1O LED11 LED14 LED15第四組燈亮情況依次為:LED1 LED3 LED5 LED7 LED9 LED11 LED13 LED15亮,LED0 LED2 LED4 LED6 LED8 LED10 LED12 LED14亮,LED0 LED1 LED4 LED5 LED8 LED9 LED12 LED13亮, LED2 LED3 LED6 LED7 LED10 LED11 LED14 LED15亮, LED1 LED2 LED3 LED7 LED8 LED9 LED13 LED14 LED15亮, LED4 LED5 LED6 LED7 LED12 LED13 L

11、ED14 LED15亮,LED0 LED1 LED2 LED3 LED8 LED9 LED10 LED11 亮,LED15和 LED7不亮其 它亮,LED15 LED14和 LED8 LED7不亮其它亮,LED15 LED14 LED13 和 LED7 LED6 LED5不亮其它亮,LED15 LED14 LED13 LED12和 LED7 LED6 LED5 LED4不 亮其它亮。2.2設(shè)計(jì)思路彩燈燈亮的的秩序可以通過在對(duì)時(shí)鐘脈沖計(jì)數(shù)控制,用十六進(jìn) 制計(jì)數(shù)器循環(huán)計(jì)數(shù),來(lái)讓某一個(gè)燈在某個(gè)瞬間亮,然后再通過外部按 鍵來(lái)控制選擇第幾組的燈亮情況,用另一個(gè)按鍵來(lái)控制選擇燈閃爍的 頻率快慢。用記數(shù)器的

12、輸出依次訪問存儲(chǔ)器的各地址單元,將存儲(chǔ)的彩燈控制信息通過數(shù)據(jù)總線依次輸出,控制彩燈周期性有序變化。整 個(gè)系統(tǒng)大體上分為三個(gè)部分,即可以實(shí)現(xiàn)四種分頻的頻率計(jì)、四選一 多路選擇器、控制彩燈顯示的十六進(jìn)制計(jì)數(shù)器。三各個(gè)模塊的設(shè)計(jì)多功能彩燈設(shè)計(jì)需要先把各個(gè)小部分用 VHDL語(yǔ)言編寫,然后再 畫原理圖調(diào)出各個(gè)部分,再連接好電路,編譯成功后,將各個(gè)管腳與 實(shí)驗(yàn)箱上的對(duì)應(yīng)管腳鎖定,確認(rèn)無(wú)誤后,再將實(shí)驗(yàn)圖裝入實(shí)驗(yàn)箱,查看彩燈顯示結(jié)果。3.1四種分頻的分頻計(jì)VHDL語(yǔ)言LIBRAR Y IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.AL

13、L;ENTIT Y FENPIN ISPORT( CLK :IN STD_LOGIC; a,b,c,d:OUT STD_LOGIC);END;ARCHITECTURE bhv OF FENPIN ISSIGNAL CLK2,CLK4,CLK8:STD_LOGIC; BEGINU1: PROCESS(CLK) BEGIN IF CLK'EVENT AND CLK='1' THENCLK2 <= NOT CLK2; END IF; END PROCESS;- 二分頻U2: PROCESS(CLK2) BEGIN IF CLK2'EVENTANDCLK2=

14、9;1' THENCLK4 <= NOT CLK4; END IF; END PROCESS;- 四分頻U3: PROCESS(CLK4) BEGIN IF CLK4'EVENTANDCLK4='1' THENCLK8 <= NOT CLK8; END IF; END PROCESS;- 八分頻a <= CLK8; b <= CLK4; c <= CLK2;d <=CLK; END bhv;時(shí)序仿真圖在時(shí)鐘上升沿的時(shí)候開始實(shí)現(xiàn)分頻,d是直接時(shí)鐘輸出,c是二 分頻輸出,b是四分頻輸出,a是八分頻輸出。原理圖FENPINABCD外

15、接時(shí)鐘信號(hào)輸入,四種頻率輸出, A端八分 頻輸出,B端四分頻輸出,C端二分頻輸出,D 端原信號(hào)輸出。3.2四選一多路選擇器VHDL語(yǔ)言LIBRAR Y IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux41a IS PORT (a,b,c,d:IN STD_LOGIC;S:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Y: OUT STD_LOGIC );END ENTITY mux41a; ARCHITECTURE bhv OF mux41a ISBEGIN PROCESS(a,b,c,d,s) BEGINIF s二"0000

16、" THEN Y <二a;- 控制信號(hào)輸入0,輸出狀態(tài)為aELSIF s二"0001" THEN Y <= b;- 控制信號(hào)輸入1,輸出狀態(tài)為bELSIF s二"0010" THEN Y <= c;- 控制信號(hào)輸入2,輸出狀態(tài)為cELSE Y <= d;-控制信號(hào)輸入其它,輸出狀態(tài)為 dEND IF;END PROCESS;END ARCHITECTURE bhv;時(shí)序仿真圖當(dāng)S為“0000”時(shí),輸出狀態(tài)為a,當(dāng)S為“0001 ”時(shí),輸出狀態(tài)為b,當(dāng)S為“0010”時(shí),輸出狀態(tài)為c,當(dāng)S為其它時(shí),輸出狀態(tài)原理圖通過S來(lái)選

17、擇輸入信號(hào)的頻率,S接實(shí)驗(yàn)箱上的 鍵1。3.3控制彩燈顯示花樣的綜合十六進(jìn)制計(jì)數(shù)器VHDL語(yǔ)言LIBRAR Y IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CUNT16 ISPORT( CLK: IN STD_LOGIC;K2:IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED: OUT STD_LOGIC_VECTOR(15 DOWNTO O);END CUNT16;ARCHITECTURE behav OF CUNT16 ISSIGNAL LED1:STD_LOGIC_V

18、ECTOR(15 DOWNTO 0);SIGNAL LED2:STD_LOGIC_VECTOR(15 dow nto 0);SIGNAL LED3:STD_LOGIC_VECTOR(15 dow nto 0);SIGNAL LED4:STD_LOGIC_VECTOR(15 dow nto 0);BEGIN PROCESS(K2) BEGINIF K2="0000" THEN LED<=LED1;ELSIF K2="0001" THEN LED<=LED2;ELSIF K2="0010" THEN_ED<=LED3;E

19、LSIFK2="0011" THEN_ED<=LED4;ELSE NULL;END IF;END PROCESS;-K2控制選擇彩燈顯示花樣PROCESS(CLK) VARIABLE QQ:STD_LOGIC_VECTOR(3 dow nto 0);BEGIN IF CLK'EVENT AND CLK='1'THEN IF QQ<15 THEN QQ:=QQ+1;ELSE QQ:二"0000" END IF; END IF;CASE QQ ISwhe n"0000"=>LED1<二&qu

20、ot;0000000000000001"whe n"0001"=>LED1<二"0000000000000010"whe n" 0010"=>LED1<二"0000000 000000100"whe n" 0011"=>LED1<二"0000000000001000"whe n"0100"=>LED 1<="0000000000010000"whe n"0101&quo

21、t;=>LED1<二"0000000000100000"whe n "0110"=>LED1<="0000000001000000"whe n"0111"=>LED1<二"00000000100 00000"whe n"1000"=>LED1<二"0000000100000000"whe n"1001"=>LED1<二" 0000001000000000"w

22、he n"1010"=>LED1<二二二二"0100 000000000000"whe n"1111"=>LED1<二第一種花樣PROCESS(CLK) VARIABLE QQ:STD_LOGIC_VECTOR(3 dow nto 0); BEGINIF CLK'EVENTANDCLK='1'THEN IF QQ<15THENQQ:=QQ+ 1;ELSE QQ:="0000" END IF; END IF;CASE QQ ISwhe n"0000&qu

23、ot;=>LED2<二二"000 0000011111111"whe n"0010"=>LED2<二"0000000000001111"whe n" 0011"=>LED2<二"0000000000000011"whe n"0100"=>LED2<二"000 0000000000000"whe n"0101"=>LED2<二"0000000000000011"

24、;whe n"01 10=>LED2<="0000000000001111"whe n"0111"=>LED2<二"00000000111 11111"whe n"1000"=>LED2<二二whe n"1011"=>LED2<二二"000 0001111000000"whe n"1101"=>LED2<二二"0001111111 111000"when others

25、=>NULL;END CASE;END PROCESS;第二種花樣 PROCESS(CLK)VARIABLE QQ:STD_LOGIC_VECTOR(3 dow nto 0);BEGINIF CLK'EVENT AND CLK='1'THEN IF QQ<15 THEN QQ := QQ + 1;ELSE QQ:="0000"END IF; END IF;CASE QQ ISwhe n"0000"=>LED3<二二"110 0000000000011"whe n"0010&qu

26、ot;=>LED3<二whe n"0011"=>LED3<二二二二"1111111111 111111"whe n"1000"=>LED3<二二二二二二"110011001 1001100"whe n others=>NULL;END CASE;END PROCESS第三 種花樣 PROCESS(CLK) VARIABLE QQ:STD_LOGIC_VECTOR(3 dow nto 0); BEGIN IF CLK'EVENT AND CLK='1'

27、THEN IF QQ<15 THEN QQ := QQ + 1; ELSE QQ:="0000"END IF; END IF;CASE QQ ISwhe n"0000"=>LED4<二二二whe n" 0011"=>LED4<二二"111 0001110001110"whe n"0101"=>LED4<二二二二二二二"1000001111111100"whe n others=>NULL;END CASE;END PROCESS

28、第-四種花樣END behav;時(shí)序仿真圖iB:.銳U9科噱S.IU9御!:百葩和嚴(yán)百巒5.6US57ua58usBOu? CILKLED0BD01DL LL L0010X®iiJJ;I 111iam0CDOO1111 I 111O0COCIOCOinn 1' aooimiiiiiiiom J K2控制LED的顯示,四種花樣原理圖CUNT1A: CLK«.£>v 01, HlK2外接鍵2, CLK接四選一多路選擇器,LED【15.0】直接輸出。四.設(shè)計(jì)成果及其實(shí)驗(yàn)結(jié)果4.1實(shí)驗(yàn)電路框圖iBiraiBiiaiiairaPiio-I -RIO 1 甘 m

29、zzm- FHCD N 口 F8 II 口:? 7- FM 匸| 口T l=*iOB1 -RIO2eR riOA/G F-LOF310 3S- l=-|CZi 3由GHbftS | |1I-X II-X說u| | | |ta±.| | 偽斗 | | f»s鍵1控制彩燈顯示頻率,接到芯片管腳PIO0-PIO3。鍵2控制彩燈變換花樣接到芯片管腳 PIO7-PIO4。D1到D16為顯示彩燈,接到芯片PIN32-394.2彩燈整體原理圖將彩燈原理圖裝入實(shí)驗(yàn)箱前,鎖定管腳,外部時(shí)鐘信號(hào)最好與芯片126管腳鎖定,那樣將易于觀察彩燈變化快慢。輸入引腳S3.O(即鍵1)依次與該芯片的12、10、9、8管腳鎖定,K23.O(即鍵2)依次與芯片上的19、18、17、13管腳鎖定。彩燈LED15.O 依次與芯片上的 29、28、27、26、23、22、21、20、86、83、82、81、80、79、78、73管腳鎖定。然后再將原理圖裝入實(shí)驗(yàn)箱,通過鍵1和鍵2進(jìn)行操作,觀察彩燈變化情形。4.3 實(shí)驗(yàn)結(jié)果O1234 L'X _LO溥一-屯目戎丁等一 g 口止J 亮.頻書沖 稱j入?yún)肩?的八分頻俸如水丁錨i入?yún)肩姇A八分頻弟匹1切灼Ot;”啟入?yún)伎?的八分頻鎖定俸的

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論