計算機體系結構(系統(tǒng)結構)考試例題大題

1、25例1.1將計算機系統(tǒng)中某一功能的處理速度加快15倍，但該功能的處理時間僅占整個系統(tǒng)運行時間的40，%則采用此增強功能方法后，能使整個系統(tǒng)的性能提高多少？解由題可知：F=40%=0.4根據定律可知：11S1.6nFe0.4(1Fe)(10.4)-Se15采用此增強功能方法后，能使整個系統(tǒng)的性能提高到原來的1.倍6。例1.2某計算機系統(tǒng)采用浮點運算部件后，使浮點運算速度提高到原來的25倍，而系統(tǒng)運行某一程序的整體性能提高到原來的4倍試計算該程序中浮點操作所占的比例。解由題可知：S=25=4S根據定律可知：14FeFe由此可得：Fe即程序中浮點操作所占的比例為78.例1.3假設FP指令的比例為2

2、5%，其中，FPSQR占全部指令的比例為2%,FP操作的CPI為4,FPSQR操作的CPI為20，其他指令的平均CPI為133?，F有兩種改進方案，第一種是把FPSQR操作的CPI減至2，第二種是把所有的FP操作的CPI減至2，試比較兩種方案對系統(tǒng)性能的提高程度。解沒有改進之前，每條指令的平均時鐘周期CPI為：CPIi!jPI25%.3375%2iIC1）采用第一種方案FPSQR操作的CPI由CPI=20減至為=2,則整個系FPSQRFPSQR統(tǒng)的指令平均時鐘周期數為：CPI=CPI（CPICPI）X2%FPSQRFPSQR=2222%=1.64（2）采用第二種方案所有FP操作的CPI由CPIF

3、P=4減至CPI=2，則整個系統(tǒng)的指令平均FP時鐘周期數為：CPI=CPI（CPICPI）X25%FPFP=24225%=1.5從降低整個系統(tǒng)的指令平均時鐘周期數的程度來看，第二種方案優(yōu)于第一種方案。例21假設某模型機有7條指令，這些指令的使用頻度如表左邊所示。（計1算）這7條指令的操作碼編碼的最短平均碼長；（畫2出）哈夫曼樹，寫出這7條指令的哈夫曼編碼，并計算該編碼的平均碼長和信息冗余量。指令頻度Pi操作碼使用哈夫曼編碼操作碼長度li利用哈夫曼概念的擴展操作碼操作碼長度liI10.4001002I20.30102012I30.151103102I40.0511100511004I50.041

4、1101511014I60.0311110511104I?0.0311111511114解7Hplogp2.17i2ii（2）其哈夫曼樹如圖所示，該樹的每個葉結點分別對應于一條指令。在該樹中，對每個結點向下的兩個分支，分別用二進制“1”和“0”來表示。從該哈夫曼樹可以很容易地寫出哈夫曼編碼。具體方法：對于任意一條指令Ii(i=1,2,7)，從哈夫曼樹根結點出發(fā)、沿一條路徑連接到葉結點I，i把途中所經過的各分支的“0”和“1”按從左到右的順序記錄下來，便是該指令的哈夫曼編碼。上表中列出了所有指令的哈夫曼編碼。7654321該哈夫曼編碼的平均碼長是25257Lpl2.20iii其信息冗余量為252

5、52.202.171.36%2.2025例i假設=5,在命中率為1和0.9兩9種情況下，分別計算存儲系統(tǒng)的訪問效率。解：TT11ei1f(H,THT1(IH):2H(IH)當=時,.當=時,9例：在一個存儲系統(tǒng)中，當的塊大小為一個字時，命中率=;假設數據的重復利用率為5=。計25算塊大小為4個字時，存儲系統(tǒng)的命中率？并分別計算訪問效率。解:=X=，采用預取技術之后，命中率提高到：H2.旦0.82010.992n20當Cache塊大小為1/(0.8+5(1一個字時-0.8)0.8,訪問效率為：11.80.55當Cache塊大小為e1/(0.99+5(4個字時1-0.99)0.99,訪問效率為：1

6、1.040.9例.1用一個和ha類似的機器作為第一個例子。假設Cache不命中開銷為50個時鐘周期，當不考慮存儲器停頓時，所有指令的執(zhí)行時間都是2.0個時鐘周期，訪問Cache不命中率為平均每條指令訪存1.次。試分析Cache對性能的影響。解CPU時間=ICX(CPIexecution+每條指令的平均訪存次數X不命中率X不命中開銷)X時鐘周期有Cache時間=ICx(2.0+1.33x2%x50)X時鐘周期時間25=ICx333x時鐘周期時間考慮Cache的不命中后，性能為：CPU時間有cache=ICX(2.0+l.33X2%X50)X時鐘周期時間=ICX3.33X時鐘周期時間實際CPI：3

7、.333.33/2.0=1.67(倍)CPU時間也增加為原來的1.67倍。但若不采用Cache,則：CPI=2.0+50X1.33=68.5例7.2考慮兩種不同組織結構的Cache：直接映象Cache和兩路組相聯Cache,試問它們對CPU的性能有何影響？先求平均訪存時間，然后再計算CPU性能。分析時請用以下假設：理想Cache(命中率為100%)情況下的CPI為2.0,時鐘周期為2ns,平均每條指令訪存1.3次。兩種Cache容量均為64KB,塊大小都是32字節(jié)。在組相聯Cache中，由于多路選擇器的存在而使CPU的時鐘周期增加到原來的1.10倍。這是因為對Cache的訪問總是處于關鍵路徑上

8、，對CPU的時鐘周期有直接的影響。這兩種結構Cache的不命中開銷都是70ns。(在實際應用中，應取整為整數個時鐘周期)(5)命中時間為1個時鐘周期，64KB直接映象Cache的不命中率為1.4%，相同容量的兩路組相聯Cache的不命中率為1.0%。例7.3考慮某一兩級Cache：第一級Cache為L1,第二級Cache為L2。假設在1000次訪存中，L1的不命中是40次，L2的不命中是20次。求各種局部不命中率和全局不命中率。假設L2的命中時間是10個時鐘周期，L2的不命中開銷是100時鐘周期，L1的命中時間是1個時鐘周期，平均每條指令訪存1.5次，不考慮寫操作的影響。問：平均訪存時間是多少？每條指令的平均停頓時間是多少個時鐘周期？解(1)第一級Cache的不命中率(全局和局部)是40/1000,即4%；第二級Cache的局部不命中率是20/40,即50%；第二級Cache的全局不命中率是20/1000,即2%。(2)平均訪存時間=命中時間L1+不命