SCD驅(qū)動及數(shù)據(jù)采集電路設計【精品論文】 .pdf

s c d 驅(qū)動及數(shù)據(jù)采集電路設計 楊一帆、崔葦葦、張子良、徐玉朋、汪錦州、高曼、陳勇、趙京偉 ( 中國科學院高能物理研究所北京1 0 0 0 4 9 ) 摘要：本文主要介紹了基于v s p 3 1 0 0 和f p g a 的s c d 驅(qū)動及數(shù)據(jù)采集電路的設計，具 體包括設計方案、電路工作原理，電路圖設計及f p g a 程序設計，并在最后給 出了實驗方案及實驗結果。 關鍵詞：s c dv s p 3 | 0 0f p o a 0 、引言 軟x 射線探測器( s o f tx _ r a yd e t e c t o r ：s x d ) 是h x m t ( h a r dx - r a ym o d u l a t i o nt e l e s c o p e ， 硬x 射線調(diào)制望遠鏡) 上的一個重要科學載荷，s 】( d 工作能段在( 1 0 - 2 5 k e y ) ，其主要科 學目標為： 。 l 、研究x 射線脈沖星的物理性質(zhì)。 2 、完成高能譜分辨( 4 0 0 e v ) 、高靈敏度的軟x 射線巡天，并與硬x 射線望遠鏡巡天 結果相互證認。在2 - - 2 5 k e v 還沒有進行過深度巡天，s x d 巡天靈敏度將比以前 h e a 0 1 - - a 2 巡天提高5 倍。 3 、研究宇宙軟x 射線背景。 4 、研究大尺度擴展源。如臨近暖氣體、臨近超新星遺跡及銀河系硅線分布。 s x d 在定點觀測模式下，可配合主載荷h x t 進行高時間分辨( 1 m s ) 觀測，研究x 射線雙 星、活動星系核等能譜與時變。 s x d 將包括4 個全同探測器單體及一個電控箱組成探測器采用高阻d d s c d ( d e e p d e p l e t i o ns w e p tc h a r g ed e v i c e ) ，每單體探測器面積1 0 0c l l l 2 。探測器的準直器視場采 用兩種視場準直器( o 5 。x3 。：0 5 0x1 5 0 ) ，視場比主探測器小，主要是由于在軟x 射 線波段，宇宙x 射線成分相對比較大，適當減小視場，可減小孔徑入射，從而增加定點觀 測靈敏度，同時有利于分析弱源的軟x 射線能譜。兩種準直器配合可確定粒子背景。4 個單 體的大視場長邊朝向不同，按4 5 。遞增且與相應的硬x 探測器視場一致，在衛(wèi)星上可分散擺 放，比較靈活。電控箱提供探測器的二次電源，并有1 5 5 3 b 和l v d s 數(shù)據(jù)通訊接口。s x d 結 構框圖如下； 圖1 、s x d 結構框圖 驅(qū)動及數(shù)據(jù)采集電路負責產(chǎn)生s c d 陣列的驅(qū)動時鐘信號，還負責將s c d 探測器的輸出 信號的幅度及時間信息記錄下來通過后端的數(shù)據(jù)通訊與管理電路與衛(wèi)星接口傳遞給衛(wèi)星。 本文重點詳細敘述驅(qū)動及數(shù)據(jù)采集電路的設計及測試。 1 、設計方案 s c d 驅(qū)動電路及數(shù)據(jù)采集電路參照s m a r t - i 上d c i x s 的結構( 圖2 ) 。此電路由英國 r a l ( r u t h e r f o r da p p l e t o nl a b o r a t o r y ) 及1 3 r u n e l 大學合作研制。由圖可以看出電路通過 一片a s i c 芯片產(chǎn)生s c d 陣列的驅(qū)動信號。通過另一片a s i c 芯片對1 2 8 路s c d 輸出作相 關雙采樣并通過模擬開關順次傳遞給1 2 位a d c ，變換后的數(shù)字信號送入一片a c t e l 的 f p g a 處理，同時這片f p g a 還用于全局芯片控制以及后端通信電路的接口。 參考d - c i x s 的結構，同時根據(jù)實際情況，給出了所采用的電路結構。如圖3 所示，與 參考結構相比，s c d 的驅(qū)動信號改由f p g a 產(chǎn)生，采用專用c c d 圖象信號處理芯片v s p 3 1 0 0 取代輸出采樣芯片及1 2 位a d c 。 相比d c i x s ，本方案電路結構簡單，但是集成度不及，這是由預研階段特點所決定的。 圖2 參考結構 圖3 實際結構 2 、驅(qū)動及數(shù)據(jù)采集電路 驅(qū)動及數(shù)據(jù)采集電路產(chǎn)生s c d 陣列所需的4 路驅(qū)動信號，接收$ c d 輸出的2 路模擬 信號和與衛(wèi)星時鐘同步的i h z 慢時鐘信號，將模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號，并將幅度過閾的 時間及幅度信息記錄下來，保存在f i f o 中。通過背板將數(shù)據(jù)傳輸給上位機其中v s p 3 1 0 0 負責對2 路模擬信號進行相關雙采樣，并依次完成1 4 位a d 變換。 電路設計包括硬件與軟件兩部分，其中硬件部分主要包括電路硬件構成及p c b 設計， 軟件部分主要包括f p g a 程序設計。 2 1 、硬件構成 圖4 硬件構成 如圖4 所示，數(shù)據(jù)采集電路主要由五塊芯片組成：v s p 3 1 0 0 、f p g a 、l v t h l 6 2 4 5 、 l t l 7 6 4 3 3 ，l t l 7 6 4 一i 8 。v s p 3 1 0 0 是專門的圖象處理芯片，能同時對c c d 輸出的紅白藍三 通道信號進行采樣并將采集到的三通道模擬信號按時鐘依次轉(zhuǎn)變?yōu)? 4 位數(shù)字信號，s c d 是 一種特殊的c c d ，一片s c d 只產(chǎn)生一路信號，因此一片v s p 3 1 0 0 可以處理三路s c d 信號，在 本電路中用兩片s c d 產(chǎn)生兩路模擬信號作為v s p 3 1 0 0 的兩通道輸入；f p g a 是采集電路的控 制核心，工作于4 0 兆晶振產(chǎn)生的時鐘，負責將v s p 3 1 0 0 輸出的1 4 位數(shù)字信號經(jīng)過幅度甄 別后存到內(nèi)部f i f 0 中，8 位1 k 的異步f i f 0 由f p g a 的i p c o r e 生成，用于存儲數(shù)據(jù)以備上 位機讀??；l v t h l 6 2 4 5 是3 3 v 5 v 緩沖芯片，負責連接f p g a 與9 6 芯插頭，因為f p g a 輸入 信號高電平為3 3 v 而8 0 c 1 8 6 總線上輸出信號高電平為5 y ：l t l 7 6 4 3 3 和l t l 7 6 4 一i 8 是 電源芯片。負責產(chǎn)生f p g a 所需的3 3 v1 0 電壓及i 8 v 核心電壓。 2 2 、p o b 設計 v s p 3 1 0 0 工作于5 v 電源，其上信號分數(shù)字與模擬兩種，其中模擬輸入是兩通道的s c d 輸出信號模擬輸出通過0 1 “電容接地，由于其數(shù)字輸出信號可與3 3 v 電平兼容，因此 能直接與f p g a 相連，數(shù)字輸入是控制信號，也與f p g a 連接：f p g a 有1 0 個i o 信號通過一 片1 6 2 4 5 與9 6 芯插頭信號相連，作為f i f 0 的8 位輸出信號及片選和讀f i f o 信號；f c b 設 計為4 層板，第一層與第四層是信號層，用于放置元件及走線，第二層是地層，第三層是 電源層，由于采集電路上同時有數(shù)字芯片與模擬芯片，因此電源與地都做了模擬與數(shù)字的 分隔：為了降低噪聲干擾。對所有芯片的電源管腳都用0 i i i 與4 7 b 電容并聯(lián)做濾波處理， 同時由于模擬輸入端對噪聲特別敏感，對v s p 3 1 0 0 芯片附近區(qū)域作了敷銅處理：電路板5 v 電源來自9 6 芯插頭，通過不同的電源模塊對電路板的模擬及數(shù)字部分分別供電。 2 3 、f l e a 程序設計 分模塊完成各個功能。c l o c k 模塊用來產(chǎn)生s c d 的驅(qū)動時鐘以及v s p 3 1 0 0 的采樣及轉(zhuǎn)換 時鐘：d r i v e 模塊用于v s p 3 1 0 0 的跳出復位及產(chǎn)生穩(wěn)定的開關信號；p r o c e s s 模塊用于數(shù)據(jù) 處理，負責做幅度的過閾判斷以及慢時鐘檢測，并將滿足條件的數(shù)據(jù)保存在f i f o 中；f i f o 模塊，用i p c o r e 產(chǎn)生，各信號分別被p r o c e s s 模塊和9 6 芯插頭信號控制。 c l o c k ：此模塊需要產(chǎn)生七個時鐘，其中s c d 四個，分別是三相驅(qū)動時鐘和復位時鐘， v s p 3 1 0 0 三個，相關雙采樣時鐘兩個和a d 變換時鐘一個。由于所需時鐘頻率都在2 0 0 k 左右， 相對太低，所以無法用時鐘管理單元或是鎖相環(huán)的來產(chǎn)生。只能自行生成。 以s c d 驅(qū)動時鐘為例，可將三相時鐘看成一個有限狀態(tài)機的3 位輸出，每個時鐘代表 i 位，輸出的變化與各時鐘脈寬同步，在每三分之一周期內(nèi)輸出分別為1 0 0 、0 1 0 、0 0 1 ，經(jīng) 過一個周期后還原。只要是同頻不同相的時鐘都可以在同一個有限狀態(tài)機中產(chǎn)生，只是當 脈沖寬度不一致時，所需要經(jīng)過的狀態(tài)會更多罷了。 需要注意的是，v s p 3 1 0 0 的相關雙采樣時鐘與s c d 的輸出同步，而s c d 的輸出又和s c d 的驅(qū)動時鐘同步。因此v s p 3 1 0 0 的采樣時鐘也與s c d 的驅(qū)動時鐘和復位時鐘同步。至于a d 轉(zhuǎn)換時鐘，由于v s p 3 1 0 0 同時對三通道采樣，因此轉(zhuǎn)換時鐘頻率應該是采樣時鐘的三倍。 由于s c d 工作于2 0 0 k 左右的時鐘，因此設計的驅(qū)動信號周期均為4 8 0 0 n s ，三相時鐘 脈寬為1 6 0 0 n s ，復位信號時鐘脈寬為4 0 0 n s ；v s p 3 1 0 0 的采樣時鐘周期也為4 8 0 0 n s 。脈寬 也為4 0 0 n s ，a d 變換時鐘周期為1 6 0 0 n s ，脈寬為8 0 0 n s 。程序運行后用c h i p s c o p e 觀察波 形如圖5 ： 圖5 三相驅(qū)動時鐘與復位信號 d r i v e r ：主要控制v s p 3 1 0 0 跳出復位以及產(chǎn)生穩(wěn)定的開關信號。所謂開關信號是指一 個階躍電平，在芯片的復位狀態(tài)為低，復位之后為高，這個信號本是由電路板上的按鍵開 關來實現(xiàn)但是機械開關抖動太大，開與關之間產(chǎn)生相當多的毛刺，持續(xù)時間達到i n s 級， 因此并不能作為穩(wěn)定的開關信號使用。具體做法是用狀態(tài)機產(chǎn)生開關信號，在按鍵為低時。 開關信號也為低，在按鍵為高時，開關信號延時0 5 秒判斷按鍵是否仍為高，如果仍為高， 那么開關信號才置高，否則開關信號不變，這樣就排除了機械開關的m s 級抖動干擾產(chǎn)生 了嚴格的階躍電平。v s p 3 1 0 0 其實并沒有所謂的復位狀態(tài)在此只是改變其p s 與o e 的電平， 在復位狀態(tài)，也就是階躍電平為低時；p s 與0 e 同為高，對應于芯片處于配置寄存器狀態(tài)， 在階躍電平為高時，認為此芯片跳出復位，置p s 與o e 為低對應于芯片的輸出狀態(tài)。 5 3 7 p r o c e s s ：主要負責信號處理及記錄數(shù)據(jù)。需要記錄的數(shù)據(jù)有三個，通道號、幅度與時 間。當檢測到幅度過閾信號時，記錄信號所在的通道及信號幅度及到來的時間，當檢測到 與衛(wèi)星時鐘同步的l s 慢時鐘信號后只記錄此時的時間。 除了信號幅度直接反應于v s p 3 1 0 0 的1 4 位輸出外，通道號及時間都需要對相關信號進 行處理才能得到。 v s p 3 1 0 0 對三通道模擬信號用相同的時鐘進行相關雙采樣，一個時鐘采集s c d 輸出信 號的復位電平，另一個時鐘采集s c d 輸出信號的幅度電平，然后將兩次采集到的電平相減， 結果通過模擬開關送入芯片內(nèi)部的1 4 位a d c ，模擬開關在數(shù)模轉(zhuǎn)換時鐘的作用下順次打開， 每當復位電平采集時鐘有效時，模擬開關也復位到第一通道，因此可以以轉(zhuǎn)換時鐘作一個 計數(shù)器，在復位電平采集時鐘有效時復位，在轉(zhuǎn)換時鐘的邊沿改變輸出值，以輸出作為通 道號。 時間由一個1 6 位的3 2 p s 計數(shù)器產(chǎn)生，每當有幅度過閾信號和慢時鐘到來時，都取此 計數(shù)器的值作為事件時間，由于慢時鐘信號與衛(wèi)星時鐘同步，因此通過慢時鐘到來時刻的 計數(shù)器值就可以確定各幅度過閾信號到來的具體時間了。 此模塊具體工作流程是檢測到慢時鐘時，產(chǎn)生一個4 0 0 n s 寬的觸發(fā)信號，檢測到過閾 信號時，也產(chǎn)生一個4 0 0 n s 寬的觸發(fā)信號，兩個觸發(fā)信號做“或”操作，得到真正的觸發(fā) 信號，當真正的觸發(fā)信號有效時，觸發(fā)寫f i f o 操作，分六步寫入4 8 位數(shù)據(jù)，第一步是寫8 個0 ；第二步首先判斷觸發(fā)源，如果是慢時鐘，繼續(xù)寫全0 ，如果是幅度過閾信號則低兩 位寫通道號，后六位寫幅度信號的低六位；第三步寫幅度信號的高八位，此時不判斷觸發(fā) 源，因為如果是慢時鐘觸發(fā)，通過f i f 0 第二個值就可以判斷。不需要管第三個值；第四步 寫1 6 位計數(shù)時鐘的低八位：第五步寫高八位；第六步寫全i 代表本次寫操作結束。 數(shù)據(jù)處理流程如圖6 ： 圖6 數(shù)據(jù)處理流程 3 、實驗及結果 實驗平臺由示波器、信號發(fā)生器、驅(qū)動及數(shù)據(jù)采集電路、數(shù)據(jù)通信電路組成，由驅(qū)動 53 8 及數(shù)據(jù)采集電路產(chǎn)生一個周期性方波模擬s c d 輸出，此方波與v s p 3 1 0 0 的相關雙采樣時鐘 同步并能保證在同一周期內(nèi)落在相關雙采樣時鐘有效沿的電平不一樣，將此信號輸入信 號發(fā)生器，作為外部觸發(fā)源，在上升沿觸發(fā)，產(chǎn)生一個與之同步、幅度與頻率均可調(diào)的周 期性方波信號，以此信號作為s c d 的輸出連接到v s p 3 1 0 0 的輸入端通過修改此信號的幅 度及頻率就能測出驅(qū)動及數(shù)據(jù)采集電路的性能。 測試結果如下： ， 0 0 0 2 5 0 0 嘗2 0 0 0 差1 5 0 0 ) - l o 圖7 直線擬合 圖8 時間分辨 圖7 顯示的是對應不同輸入電壓時的不同輸出，并將結果做直線擬臺。 圖8 顯示的是輸入模擬信號周期為i k h z 時檢測到輸出信號到來時間的間隔。 當?shù)谝坏烙行盘枙r，第二道被誤觸發(fā)的幾率為2 8 1 0 ，第三道被誤觸發(fā)的幾率為 5 3 9 6 4 xi o