嵌入式系統(tǒng)第六章穩(wěn)定性和防干擾問題課件

第8.2章穩(wěn)定性和防干擾問題

隨著電子技術的發(fā)展，嵌入式處理器的應用越來越廣泛。處理器的工作頻率越來越高，伴隨而來的系統(tǒng)的可靠性、穩(wěn)定性問題也越來越值得重視了。嵌入式系統(tǒng)能不能正常的工作，與系統(tǒng)設計、電子元器件的選擇和使用、印刷線路板的設計與布線、產品的制造工藝等因素是有很大關系的。由于嵌入式系統(tǒng)的可靠性是由多種因素決定的，其中系統(tǒng)的抗干擾性能的好壞是影響系統(tǒng)可靠性的重要因素。因此，抗干擾設計是嵌入式應用系統(tǒng)研制過程中不可忽視的內容。1第8.2章穩(wěn)定性和防干擾問題隨著電子技術的發(fā)展，嵌入8.2.1系統(tǒng)中常見的幾種干擾源

一般常見的電磁干擾的來源有射頻干擾，靜電放電，電網(wǎng)電力干擾，時鐘電路產生寬頻譜的射頻輻射和無線電廣播等。錯誤的PCB布局也會造成系統(tǒng)的不穩(wěn)定，在進行PCB板的布局時應注意到系統(tǒng)時鐘和周期信號走線的設定，PCB的分層排列及信號布線層的設置。對于帶有高頻射頻RF能量分布成分的選擇，共模干擾與差模干擾的濾波，接地環(huán)路，旁路和去耦電路不足等多方面的問題。1．前向和后向通道干擾；2．空間干擾 3．交流供電系統(tǒng)干擾 以上三種干擾以來自交流電源的干擾最甚，其次為來自通道的干擾。來自空間的輻射干擾不太突出，一般只須加以適當?shù)钠帘渭敖拥丶纯山鉀Q。28.2.1系統(tǒng)中常見的幾種干擾源一般常見的電磁干擾

8.2.2硬件電路中常采用抗干擾措施和方法在抗干擾方面，人們經(jīng)過長期研究與實踐，積累了豐富的經(jīng)驗，具體的分為有硬件方面所采取的一些措施和在軟件方面所采取的措施，還有在軟、硬結合方面所采取的措施。使用硬件抗干擾的措施有效率高的優(yōu)點，但要增加系統(tǒng)的投資和設備的體積。應用軟件抗干擾的方法有投資低的優(yōu)點，但要降低系統(tǒng)的工作效率。在一個實際系統(tǒng)，往往采用也要根據(jù)實際情況，采用軟件、硬件或軟件和硬件抗干擾相結合的方法來防止干擾對系統(tǒng)的影響。一般，抑制干擾的技術措施有屏蔽、接地、濾波與去耦、適當布局與布線、絕緣與分離、電路阻抗匹配等技術和方法。3 8.2.2硬件電路中常采用抗干擾措施和方法3

1．對I/O通道干擾的抑制措施對系統(tǒng)輸入，輸出與微處理器之間進行信息傳輸過程的干擾主要是利用隔離技術，雙絞線傳輸，阻抗匹配等措施抑制。在隔離措施中可根據(jù)不同的需要來采用模擬光電耦合器、數(shù)字光電耦合器、繼電器或光電隔離固態(tài)繼電器（SSR）等器件來實現(xiàn)。2．對電磁干擾的抑制措施在實用中抑制電磁場干擾的主要手段就是合理的接地、屏蔽以及電源供給方法。3．旁路濾波和去耦電容的設計旁路濾波和去耦電容可防止能量從一個電路傳到另一個電路，例如用于隔離級聯(lián)電路的前、后兩級電路的反饋等，進而提高電路的信號傳輸?shù)馁|量。4．印刷電路板的尺寸與器件布置5．系統(tǒng)中的正確“接地”的方法4 1．對I/O通道干擾的抑制措施4

6．系統(tǒng)的保護措施和實施方法

1）屏蔽技術屏蔽可分為以下三類：(1)靜電屏蔽，即電場屏蔽，防止電場的耦合干擾。(2)電磁屏蔽，即利用導電性能良好的金屬在電磁場內產生渦流效應，防止高頻電磁場的干擾。(3)磁屏蔽，即采用高導磁材料，防止低頻磁通的干擾。2）選用帶有電磁屏蔽功能的EMC器件EMC器件即瞬變電壓抑制器，如TVS（transientvoltagesupervision）等。TVS器件可以理解為一只高速的齊納二極管，或是兩只對頂?shù)?、中心極接地的齊納二極管，接在電源線與地線之間。它平時不導通，當電源線上出現(xiàn)瞬間強干擾時，TVS器件快速導通，將強干擾信號短路掉。如果嵌入式系統(tǒng)是用于室外的，還要考慮防雷擊問題，防雷擊器件有壓敏電阻、自恢復保險絲等3）抑制噪聲源的影響在實際中，通常采用如下的方法來抑制噪聲源的影響：在系統(tǒng)中能使用低速芯片就不采用高速芯片，高速芯片只用在關鍵的地方。5 6．系統(tǒng)的保護措施和實施方法57.元件的布局和布線67.元件的布局和布線68.旁路和退耦電容的使用旁路和退耦旁路和去耦可防止能量從一個電路傳到另一個電路，例如用于隔離級聯(lián)電路的前后級、電路的反饋等，進而提高電路的信號傳輸?shù)馁|量。去耦電容通常安裝在數(shù)字器件的電源引腳附近旁路通常指的是把電路中的某一部分的交流信號接到地上78.旁路和退耦電容的使用旁路和退耦79.去耦電容參數(shù)的選擇一般地，去耦電容值的選用并不嚴格，可按C×F＝l選用，10MHz取0.1μF；100MHz取0.01μF；對由微控制器構成的系統(tǒng)，取0.1—0.0lμf之間都可以。設備的接地機殼地與電源地之間通過電容相連去耦電容的安裝減少引線的長度電容結構考慮：盡量使用改進的平面結構的電容器安裝位置考慮89.去耦電容參數(shù)的選擇一般地，去耦電容值的選用并不嚴格，可按大電容的放置位置作用：能量儲存，為電路提供穩(wěn)定的電壓和電流大電容的使用在每兩個LSI和VLSI器件之間要放一個大電容。電源與PCB的接口處。自適應卡、外圍設備和子電路I/O接口與電源終端連接處。功率損耗電路和元器件的附近。輸入電壓連接器的最遠位置。遠離直流電壓輸入連接器的高密元件布置。時鐘產生電路和脈動敏感器件附近。在存儲器附近安裝大電容。因為存儲器工作和待機時電流變化非常大。為多管腳的VLSI安裝大電容。9大電容的放置位置作用：能量儲存，為電路提供穩(wěn)定的電壓和電流910.接地問題1）信號電壓參考地單點接地技術串聯(lián)接地并聯(lián)接地多點接地技術混合接地2）單點接地的應用單點接地技術常見于音頻電路、模擬設備、工頻及直流電源系統(tǒng)，還有塑料封裝的產品。雖然單點接地技術通常在低頻采用，但有時它也應用于高頻電路或系統(tǒng)中。1010.接地問題1）信號電壓參考地10

單點接地小結（1）一般適用于低頻應用（工作頻率低于1MHz）和直流應用。（2）設計時需要考慮分布電感和分布電容的存在，這些分布參數(shù)可能產生諧振。（3）存在輻射耦合、串擾等問題。（4）接地線上存在直流壓降，因此大功率應用需要考慮。11 單點接地小結11

3）多點接地的原則-到接地平面的接地線盡量短，以使引線電感最小化，如在甚高頻電路中，引線長度小于1英寸。使兩個接地引線之間的物理距離不能超過被接地的電路部分中的最高頻率信號波長的1/20。在甚高頻電路中，元件接地引線的長度要盡可能短。4）數(shù)字電路的接地采用多點接地技術特別是高速數(shù)字電路12 3）多點接地的原則1211.電源層和地層的注意事項絕對不要破壞地平面，即不要在底層內走信號電源層可以走少量信號，以不影響電源走線為準電源層分區(qū)注意鏡像原則1311.電源層和地層的注意事項絕對不要破壞地平面，即不要在底層12.新器件、新工藝簡介1）BGA器件的出現(xiàn)器件引腳數(shù)越來越多帶來的問題。BGA，種球柵陳列（Ball-GridArray）封裝，它出現(xiàn)于20世紀90年代初。1412.新器件、新工藝簡介1）BGA器件的出現(xiàn)14（1）BGA器件的特點BGA器件的優(yōu)點管腳密度大：相對于同樣尺寸的QFP器件，BGA能夠提供多至幾倍的引腳數(shù)。BGA器件缺點幾乎不能手工焊接。焊球在芯片的下面，焊接完成之后很難去判斷其焊接質量。一旦發(fā)現(xiàn)焊接問題，重焊過程復雜。在調試階段，幾乎無法飛線。15（1）BGA器件的特點BGA器件的優(yōu)點15（2）BGA器件的布線問題中、大管腳間距BGA器件小管腳間距BGA器件主要取決于生產工藝。多個BGA器件的布局問題注意：所有BGA器件要在板的同一面。第一版硬件設計、布線時需要注意的問題電源和地管腳一定不要搞錯。所有信號都引出，以便飛線。16（2）BGA器件的布線問題中、大管腳間距BGA器件162）多層印刷版的制作要求（1）4層電路板的分層問題器件密度較高時采用SIG；GND(PWR)；PWR(GND)；SIGSI性能好，EMI不很好器件密度較低或者芯片周圍有足夠面積覆銅時采用GND；SIG和PWR；SIG和PWR；GNDSI、EMI都較好原則：地越多越好，信號離地越近越好（2）6層電路板的分層問題SIG；GND；SIG；PWR；GND；SIG172）多層印刷版的制作要求（1）4層電路板的分層問題17（3）8層電路板的分層問題Signal1Power1>---Signal1|Ground2<---Power2Signal3Ground2Signal418（3）8層電路板的分層問題Signal11813.高速信號的處理SDRAM盡量等長，盡量短、粗LCD多混入地信號14.以太網(wǎng)和USB接口需要考慮的問題盡量使用4層板或以上模擬差分信號走線要平行、緊靠，盡量粗、少打孔如果可能，以太網(wǎng)部分盡量使用集成變壓器的RJ45插座15.音頻接口的處理盡量使用4層板或以上模擬和數(shù)字信號盡量遠離注意模擬和數(shù)字地的處理1913.高速信號的處理SDRAM盡量等長，盡量短、粗1916.抑制噪聲源1）能用低速芯片就不用高速的，高速芯片只用在關鍵地方。2）一片74HC04中有6個非門，如果時鐘電路用了其中的2個，另外4個盡量用在不重要的地方，尤其不要用在I/O驅動上。3）可用串一個電阻的辦法，降低控制電路沿上下跳變速率。4）盡量為繼電器提供某種形式的阻尼。5）使用滿足系統(tǒng)要求的最低頻率時鐘。6）時鐘產生器盡量靠近用到該時鐘的器件，用地線把時鐘區(qū)隔離起來，石英晶體振蕩器外殼要接地。7）盡量讓時鐘信號回路周圍電場趨近于零。用地線將時鐘區(qū)圈起來，時鐘線要盡量短，不要引得到處都是。8）I/O驅動電路盡量靠近印制板邊，讓它盡快離開印制板。9）對進入印制板的信號要加濾波。10）從高噪聲區(qū)來的信號也要加濾波。11）閑置不用的門電路輸入端不要懸空，閑置不用的運算放大器正輸入端要接地，負輸入端接輸出端。12）使用45°折線而不要用90°折線布線，以減小高頻信號對外的發(fā)射。2016.抑制噪聲源1）能用低速芯片就不用高速的，高速芯片只用在17.減少噪聲的耦合1）在印刷線路板上按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件要離得遠一些。2）對特殊高速邏輯電路部分用地線圈起來。3）I/O片子靠近印刷線路板邊，靠近引出插頭。4）經(jīng)濟條件允許的話用多層板，以減小電源、地的寄生電感。5）單面板或雙面板用單點接電源和單點接地。6）電源線、地線盡量粗。7）時鐘、總線、片選信號要遠離I/O線和接插件。8）模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘線。9）對A/D類器件，數(shù)字部分與模擬部分寧可繞一下也不要交叉。10）時鐘線垂直于I/O線比平行于I/O線干擾小，時鐘元件引腳遠離I/O電纜。2117.減少噪聲的耦合1）在印刷線路板上按頻率和電流開關特性分

11）元件引腳要盡量短，去耦電容引腳要盡量短。12）關鍵的線要盡量粗，并在兩邊加上保護地。13）噪聲敏感線不要與大電流、高速開關線平行。14）高速線要短要直。15）石英晶振下面和對噪聲特別敏感的器件下面不要走線。16）敏感信號與噪聲攜帶信號要通過一個接插件引出的話，例如用扁帶電纜引出，要使用地線—信號線—地線的引出法。17）弱信號電路、低頻電路周圍地線不要形成環(huán)路。18）攜帶高噪聲的引出線要絞起來，最好屏蔽起來。19）集成電路上該接電源、地的端點都要接，不要懸空。22 11）元件引腳要盡量短，去耦電容引腳要盡量短。2218.減少噪聲的接收1）任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。2）使用高頻、低寄生電感的瓷片電容或多層陶瓷電容作去耦電容。3）每個集成電路加一個去耦電容。4）用大容量的鉭電容或聚酯電容而不用電解電容作電路充放電儲能電容。5）每個電解電容邊上都要加一個小的高頻旁路電容。6）需要時，線路中加鐵氧體高頻扼流環(huán)分離信號、噪聲、電源、地。7）可能的話，加頻率可選的帶通濾波器。8）使用管狀電容時，外殼要接地。9）處理器無用端要接高電平、接地，或定義成輸出端。10）A/D參考電平要加去耦電容，用串聯(lián)終端電阻的方法減小信號傳輸中的反射。11）盡量不用IC插座，而是將集成電路，特別是高性能的模擬電路器件和數(shù)字、模擬混合的集成電路直接焊在印刷線路板上。2318.減少噪聲的接收1）任何信號都不要形成環(huán)路，如不可避免，19.看門狗定時器

看門狗電路可根據(jù)程序在運行指定時間間隔是否進行相應的操作來判斷程序運行是否出錯，即未按市府為看門狗，定時器為出錯。因此看門狗是保證嵌入式軟件長期、可靠和穩(wěn)定運行的有效措施之一。微處理器中的看門狗定時器是一種特殊功能的定時器，其結構與普通定時器基本一樣，可以給看門狗定時器設置一個實際的時間值。但這種定時器具有可重觸發(fā)功能的，即可連續(xù)觸發(fā)，以增加延遲時間。2419.看門狗定時器看門狗電路可根據(jù)程序在運行指定時間看門狗定時器常用于使嵌入式系統(tǒng)在出錯情況下重新啟動，在這種應用下可以修改系統(tǒng)程序，使其在程序中多處含有可觸發(fā)看門狗定時器的語句。這些語句應放在適當?shù)奈恢?，使得在程序正常?zhí)行時，看門狗定時器在每次計時超時內至少觸發(fā)一次，使定時器一直處于延時階段，不能產生定時到的輸出信號。在硬件設計上可以將看門狗定時器的出錯信號連接到微處理器的復位引腳，如果程序產生沒有預料的錯誤，例如進入一個不想要的無窮循環(huán)，或等待一個永遠不會到達的輸入事件，則看門狗定時器將超時，產生定時到輸出信號，這樣微處理器會自動復位，并重新啟動程序。25看門狗定時器常用于使嵌入式系統(tǒng)在出錯情況下重新啟動，

另外，在實際使用中，還有不想在系統(tǒng)運行期間復位整個系統(tǒng)的情況時，可將看門狗定時器的輸出信號接到中斷引腳，并編寫一個中斷服務程序，這樣以便在程序不正常時，會跳到程序中可安全執(zhí)行的部分。甚至也可以將以上這兩種響應方式結合起來，先跳到一個中斷服務程序去測試系統(tǒng)元件，并記錄發(fā)生錯誤的情形，然后再將系統(tǒng)復位。中斷服務程序可以記錄錯誤的數(shù)量以及每項錯誤的出錯原因等信息，使技術人員稍后可以分析這些信息，以決定是否需要更換某些元件。注意，嵌入式系統(tǒng)經(jīng)常需要能從錯誤中自我恢復，因為使用者可能無法像重新啟動通用計算機那樣去啟動嵌入式系統(tǒng)。26 另外，在實際使用中，還有不想在系統(tǒng)運行期間復位8.2.3軟件系統(tǒng)中常采用的幾種抗干擾措施和方法嵌入式系統(tǒng)在噪聲環(huán)境下運行，除了硬件抗干擾措施外，還可以用軟件來增強系統(tǒng)的抗干擾能力。軟件抗干擾屬于嵌入式系統(tǒng)的自身防御行為，其前提條件是系統(tǒng)中抗干擾軟件不會因干擾而損壞。軟件抗干擾方法很多，本節(jié)敘述RAM數(shù)據(jù)冗余技術和輸入輸出通道中的軟件抗干擾方法。278.2.3軟件系統(tǒng)中常采用的幾種抗干擾措施和方法嵌

1．RAM數(shù)據(jù)冗余技術用數(shù)據(jù)冗余技術以實現(xiàn)RAM自救。RAM中的數(shù)據(jù)因干擾而丟失、破壞也是經(jīng)常發(fā)生的一種現(xiàn)象。因為RAM中保存的是系統(tǒng)的原始參數(shù)、狀態(tài)標志、工作變量、計算結果等，一旦破壞會使系統(tǒng)不能運行，或雖能運行但會給出錯誤的結果，這種錯誤的結果還可能進一步釀成系統(tǒng)的重大事故。如何實現(xiàn)RAM內容的自救呢?通常可用數(shù)據(jù)冗余技術，即同樣的數(shù)據(jù)在幾個地方同時存放。當原數(shù)據(jù)被破壞時，用備份數(shù)據(jù)塊去修復。備份數(shù)據(jù)的存放地址一般應考慮備份數(shù)據(jù)和原始數(shù)據(jù)之間保持相當?shù)木嚯x，使得不至于被同時破壞。還要注意使數(shù)據(jù)區(qū)不要靠近堆棧，以免萬一堆棧溢出造成數(shù)據(jù)丟失，或讀寫數(shù)據(jù)操作破壞堆棧。怎樣知道原數(shù)據(jù)已被破壞，而要起用備份數(shù)據(jù)呢?現(xiàn)介紹以下2種方法供讀者參考。28 1．RAM數(shù)據(jù)冗余技術28

（1）

求和法

對所要保護的數(shù)據(jù)塊進行求和運算，根據(jù)數(shù)據(jù)項數(shù)，數(shù)值范圍可取完全的和數(shù)或和數(shù)的低8位、低16位。把它存在指定的單元，每次讀該數(shù)據(jù)塊的數(shù)據(jù)時，先作求和操作，與保存的和數(shù)核對，如符合，才使用，不符合時起用備份數(shù)據(jù)。每次寫數(shù)據(jù)后，求出新的和數(shù)并保存。這種方法適合于開機后一次設定、在程序運行過程中不再改變的數(shù)據(jù)。這種數(shù)據(jù)的和是不變的，也沒有寫操作。求和法只能判定數(shù)據(jù)塊中有錯誤數(shù)據(jù)，并不能找出究竟是哪一個數(shù)據(jù)錯了，因此是對整個數(shù)據(jù)塊進行修復。為了保證系統(tǒng)運行的速度，數(shù)據(jù)塊的大小可適當劃小，即可以把數(shù)據(jù)分類、分片求和，分片修復。事實上數(shù)據(jù)也是逐項逐片使用的。29 （1）

求和法29（2）比較法每次使用數(shù)據(jù)時把原數(shù)據(jù)與備份數(shù)據(jù)進行比較。比較符合的才認為是正確數(shù)據(jù)。對于個數(shù)不多的重要數(shù)據(jù)，不妨多設幾個備份，逐個相互比較，找出符合的一對數(shù)據(jù)。一般地講，多個遠離的數(shù)據(jù)同時受到干擾而都遭破壞的概率是很小的，因此比較法可以有效的保護數(shù)據(jù)。30（2）比較法30

2．輸入輸出通道中的軟件抗干擾方法如果干擾只作用在系統(tǒng)I/O的輸入通道上，且CPU工作正常。這種情況下干擾信號多呈毛刺狀，作用時間短。利用這一特點，我們在采集某一狀態(tài)信號時，可多次重復采集，對這些信號采用多次平均方法，得到平均值。如果干擾作用在系統(tǒng)I/O的輸出通道上，影響了輸出信號。對這類信號的抗干擾有效輸出方法是重復輸出同—組數(shù)據(jù)，只要有可能，其重復周期盡可能短些。當外部設備接受到一個被干擾的錯誤信息后，還來不及做出有效的反應，一個正確的輸出信息又到來，就可以及時地防止錯誤動作的產生。31 2．輸入輸出通道中的軟件抗干擾方法31第8.2章穩(wěn)定性和防干擾問題

隨著電子技術的發(fā)展，嵌入式處理器的應用越來越廣泛。處理器的工作頻率越來越高，伴隨而來的系統(tǒng)的可靠性、穩(wěn)定性問題也越來越值得重視了。嵌入式系統(tǒng)能不能正常的工作，與系統(tǒng)設計、電子元器件的選擇和使用、印刷線路板的設計與布線、產品的制造工藝等因素是有很大關系的。由于嵌入式系統(tǒng)的可靠性是由多種因素決定的，其中系統(tǒng)的抗干擾性能的好壞是影響系統(tǒng)可靠性的重要因素。因此，抗干擾設計是嵌入式應用系統(tǒng)研制過程中不可忽視的內容。32第8.2章穩(wěn)定性和防干擾問題隨著電子技術的發(fā)展，嵌入8.2.1系統(tǒng)中常見的幾種干擾源

一般常見的電磁干擾的來源有射頻干擾，靜電放電，電網(wǎng)電力干擾，時鐘電路產生寬頻譜的射頻輻射和無線電廣播等。錯誤的PCB布局也會造成系統(tǒng)的不穩(wěn)定，在進行PCB板的布局時應注意到系統(tǒng)時鐘和周期信號走線的設定，PCB的分層排列及信號布線層的設置。對于帶有高頻射頻RF能量分布成分的選擇，共模干擾與差模干擾的濾波，接地環(huán)路，旁路和去耦電路不足等多方面的問題。1．前向和后向通道干擾；2．空間干擾 3．交流供電系統(tǒng)干擾 以上三種干擾以來自交流電源的干擾最甚，其次為來自通道的干擾。來自空間的輻射干擾不太突出，一般只須加以適當?shù)钠帘渭敖拥丶纯山鉀Q。338.2.1系統(tǒng)中常見的幾種干擾源一般常見的電磁干擾

8.2.2硬件電路中常采用抗干擾措施和方法在抗干擾方面，人們經(jīng)過長期研究與實踐，積累了豐富的經(jīng)驗，具體的分為有硬件方面所采取的一些措施和在軟件方面所采取的措施，還有在軟、硬結合方面所采取的措施。使用硬件抗干擾的措施有效率高的優(yōu)點，但要增加系統(tǒng)的投資和設備的體積。應用軟件抗干擾的方法有投資低的優(yōu)點，但要降低系統(tǒng)的工作效率。在一個實際系統(tǒng)，往往采用也要根據(jù)實際情況，采用軟件、硬件或軟件和硬件抗干擾相結合的方法來防止干擾對系統(tǒng)的影響。一般，抑制干擾的技術措施有屏蔽、接地、濾波與去耦、適當布局與布線、絕緣與分離、電路阻抗匹配等技術和方法。34 8.2.2硬件電路中常采用抗干擾措施和方法3

1．對I/O通道干擾的抑制措施對系統(tǒng)輸入，輸出與微處理器之間進行信息傳輸過程的干擾主要是利用隔離技術，雙絞線傳輸，阻抗匹配等措施抑制。在隔離措施中可根據(jù)不同的需要來采用模擬光電耦合器、數(shù)字光電耦合器、繼電器或光電隔離固態(tài)繼電器（SSR）等器件來實現(xiàn)。2．對電磁干擾的抑制措施在實用中抑制電磁場干擾的主要手段就是合理的接地、屏蔽以及電源供給方法。3．旁路濾波和去耦電容的設計旁路濾波和去耦電容可防止能量從一個電路傳到另一個電路，例如用于隔離級聯(lián)電路的前、后兩級電路的反饋等，進而提高電路的信號傳輸?shù)馁|量。4．印刷電路板的尺寸與器件布置5．系統(tǒng)中的正確“接地”的方法35 1．對I/O通道干擾的抑制措施4

6．系統(tǒng)的保護措施和實施方法

1）屏蔽技術屏蔽可分為以下三類：(1)靜電屏蔽，即電場屏蔽，防止電場的耦合干擾。(2)電磁屏蔽，即利用導電性能良好的金屬在電磁場內產生渦流效應，防止高頻電磁場的干擾。(3)磁屏蔽，即采用高導磁材料，防止低頻磁通的干擾。2）選用帶有電磁屏蔽功能的EMC器件EMC器件即瞬變電壓抑制器，如TVS（transientvoltagesupervision）等。TVS器件可以理解為一只高速的齊納二極管，或是兩只對頂?shù)摹⒅行臉O接地的齊納二極管，接在電源線與地線之間。它平時不導通，當電源線上出現(xiàn)瞬間強干擾時，TVS器件快速導通，將強干擾信號短路掉。如果嵌入式系統(tǒng)是用于室外的，還要考慮防雷擊問題，防雷擊器件有壓敏電阻、自恢復保險絲等3）抑制噪聲源的影響在實際中，通常采用如下的方法來抑制噪聲源的影響：在系統(tǒng)中能使用低速芯片就不采用高速芯片，高速芯片只用在關鍵的地方。36 6．系統(tǒng)的保護措施和實施方法57.元件的布局和布線377.元件的布局和布線68.旁路和退耦電容的使用旁路和退耦旁路和去耦可防止能量從一個電路傳到另一個電路，例如用于隔離級聯(lián)電路的前后級、電路的反饋等，進而提高電路的信號傳輸?shù)馁|量。去耦電容通常安裝在數(shù)字器件的電源引腳附近旁路通常指的是把電路中的某一部分的交流信號接到地上388.旁路和退耦電容的使用旁路和退耦79.去耦電容參數(shù)的選擇一般地，去耦電容值的選用并不嚴格，可按C×F＝l選用，10MHz取0.1μF；100MHz取0.01μF；對由微控制器構成的系統(tǒng)，取0.1—0.0lμf之間都可以。設備的接地機殼地與電源地之間通過電容相連去耦電容的安裝減少引線的長度電容結構考慮：盡量使用改進的平面結構的電容器安裝位置考慮399.去耦電容參數(shù)的選擇一般地，去耦電容值的選用并不嚴格，可按大電容的放置位置作用：能量儲存，為電路提供穩(wěn)定的電壓和電流大電容的使用在每兩個LSI和VLSI器件之間要放一個大電容。電源與PCB的接口處。自適應卡、外圍設備和子電路I/O接口與電源終端連接處。功率損耗電路和元器件的附近。輸入電壓連接器的最遠位置。遠離直流電壓輸入連接器的高密元件布置。時鐘產生電路和脈動敏感器件附近。在存儲器附近安裝大電容。因為存儲器工作和待機時電流變化非常大。為多管腳的VLSI安裝大電容。40大電容的放置位置作用：能量儲存，為電路提供穩(wěn)定的電壓和電流910.接地問題1）信號電壓參考地單點接地技術串聯(lián)接地并聯(lián)接地多點接地技術混合接地2）單點接地的應用單點接地技術常見于音頻電路、模擬設備、工頻及直流電源系統(tǒng)，還有塑料封裝的產品。雖然單點接地技術通常在低頻采用，但有時它也應用于高頻電路或系統(tǒng)中。4110.接地問題1）信號電壓參考地10

單點接地小結（1）一般適用于低頻應用（工作頻率低于1MHz）和直流應用。（2）設計時需要考慮分布電感和分布電容的存在，這些分布參數(shù)可能產生諧振。（3）存在輻射耦合、串擾等問題。（4）接地線上存在直流壓降，因此大功率應用需要考慮。42 單點接地小結11

3）多點接地的原則-到接地平面的接地線盡量短，以使引線電感最小化，如在甚高頻電路中，引線長度小于1英寸。使兩個接地引線之間的物理距離不能超過被接地的電路部分中的最高頻率信號波長的1/20。在甚高頻電路中，元件接地引線的長度要盡可能短。4）數(shù)字電路的接地采用多點接地技術特別是高速數(shù)字電路43 3）多點接地的原則1211.電源層和地層的注意事項絕對不要破壞地平面，即不要在底層內走信號電源層可以走少量信號，以不影響電源走線為準電源層分區(qū)注意鏡像原則4411.電源層和地層的注意事項絕對不要破壞地平面，即不要在底層12.新器件、新工藝簡介1）BGA器件的出現(xiàn)器件引腳數(shù)越來越多帶來的問題。BGA，種球柵陳列（Ball-GridArray）封裝，它出現(xiàn)于20世紀90年代初。4512.新器件、新工藝簡介1）BGA器件的出現(xiàn)14（1）BGA器件的特點BGA器件的優(yōu)點管腳密度大：相對于同樣尺寸的QFP器件，BGA能夠提供多至幾倍的引腳數(shù)。BGA器件缺點幾乎不能手工焊接。焊球在芯片的下面，焊接完成之后很難去判斷其焊接質量。一旦發(fā)現(xiàn)焊接問題，重焊過程復雜。在調試階段，幾乎無法飛線。46（1）BGA器件的特點BGA器件的優(yōu)點15（2）BGA器件的布線問題中、大管腳間距BGA器件小管腳間距BGA器件主要取決于生產工藝。多個BGA器件的布局問題注意：所有BGA器件要在板的同一面。第一版硬件設計、布線時需要注意的問題電源和地管腳一定不要搞錯。所有信號都引出，以便飛線。47（2）BGA器件的布線問題中、大管腳間距BGA器件162）多層印刷版的制作要求（1）4層電路板的分層問題器件密度較高時采用SIG；GND(PWR)；PWR(GND)；SIGSI性能好，EMI不很好器件密度較低或者芯片周圍有足夠面積覆銅時采用GND；SIG和PWR；SIG和PWR；GNDSI、EMI都較好原則：地越多越好，信號離地越近越好（2）6層電路板的分層問題SIG；GND；SIG；PWR；GND；SIG482）多層印刷版的制作要求（1）4層電路板的分層問題17（3）8層電路板的分層問題Signal1Power1>---Signal1|Ground2<---Power2Signal3Ground2Signal449（3）8層電路板的分層問題Signal11813.高速信號的處理SDRAM盡量等長，盡量短、粗LCD多混入地信號14.以太網(wǎng)和USB接口需要考慮的問題盡量使用4層板或以上模擬差分信號走線要平行、緊靠，盡量粗、少打孔如果可能，以太網(wǎng)部分盡量使用集成變壓器的RJ45插座15.音頻接口的處理盡量使用4層板或以上模擬和數(shù)字信號盡量遠離注意模擬和數(shù)字地的處理5013.高速信號的處理SDRAM盡量等長，盡量短、粗1916.抑制噪聲源1）能用低速芯片就不用高速的，高速芯片只用在關鍵地方。2）一片74HC04中有6個非門，如果時鐘電路用了其中的2個，另外4個盡量用在不重要的地方，尤其不要用在I/O驅動上。3）可用串一個電阻的辦法，降低控制電路沿上下跳變速率。4）盡量為繼電器提供某種形式的阻尼。5）使用滿足系統(tǒng)要求的最低頻率時鐘。6）時鐘產生器盡量靠近用到該時鐘的器件，用地線把時鐘區(qū)隔離起來，石英晶體振蕩器外殼要接地。7）盡量讓時鐘信號回路周圍電場趨近于零。用地線將時鐘區(qū)圈起來，時鐘線要盡量短，不要引得到處都是。8）I/O驅動電路盡量靠近印制板邊，讓它盡快離開印制板。9）對進入印制板的信號要加濾波。10）從高噪聲區(qū)來的信號也要加濾波。11）閑置不用的門電路輸入端不要懸空，閑置不用的運算放大器正輸入端要接地，負輸入端接輸出端。12）使用45°折線而不要用90°折線布線，以減小高頻信號對外的發(fā)射。5116.抑制噪聲源1）能用低速芯片就不用高速的，高速芯片只用在17.減少噪聲的耦合1）在印刷線路板上按頻率和電流開關特性分區(qū)，噪聲元件與非噪聲元件要離得遠一些。2）對特殊高速邏輯電路部分用地線圈起來。3）I/O片子靠近印刷線路板邊，靠近引出插頭。4）經(jīng)濟條件允許的話用多層板，以減小電源、地的寄生電感。5）單面板或雙面板用單點接電源和單點接地。6）電源線、地線盡量粗。7）時鐘、總線、片選信號要遠離I/O線和接插件。8）模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘線。9）對A/D類器件，數(shù)字部分與模擬部分寧可繞一下也不要交叉。10）時鐘線垂直于I/O線比平行于I/O線干擾小，時鐘元件引腳遠離I/O電纜。5217.減少噪聲的耦合1）在印刷線路板上按頻率和電流開關特性分

11）元件引腳要盡量短，去耦電容引腳要盡量短。12）關鍵的線要盡量粗，并在兩邊加上保護地。13）噪聲敏感線不要與大電流、高速開關線平行。14）高速線要短要直。15）石英晶振下面和對噪聲特別敏感的器件下面不要走線。16）敏感信號與噪聲攜帶信號要通過一個接插件引出的話，例如用扁帶電纜引出，要使用地線—信號線—地線的引出法。17）弱信號電路、低頻電路周圍地線不要形成環(huán)路。18）攜帶高噪聲的引出線要絞起來，最好屏蔽起來。19）集成電路上該接電源、地的端點都要接，不要懸空。53 11）元件引腳要盡量短，去耦電容引腳要盡量短。2218.減少噪聲的接收1）任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。2）使用高頻、低寄生電感的瓷片電容或多層陶瓷電容作去耦電容。3）每個集成電路加一個去耦電容。4）用大容量的鉭電容或聚酯電容而不用電解電容作電路充放電儲能電容。5）每個電解電容邊上都要加一個小的高頻旁路電容。6）需要時，線路中加鐵氧體高頻扼流環(huán)分離信號、噪聲、電源、地。7）可能的話，加頻率可選的帶通濾波器。8）使用管狀電容時，外殼要接地。9）處理器無用端要接高電平、接地，或定義成輸出端。10）A/D參考電平要加去耦電容，用串聯(lián)終端電阻的方法減小信號傳輸中的反射。11）盡量不用IC插座，而是將集成電路，特別是高性能的模擬電路器件和數(shù)字、模擬混合的集成電路直接焊在印刷線路板上。5418.減少噪聲的接收1）任何信號都不要形成環(huán)路，如不可避免，19.看門狗定時器

看門狗電路可根據(jù)程序在運行指定時間間隔是否進行相應的操作來判斷程序運行是否出錯，即未按市府為看門狗，定時器為出錯。因此看門狗是保證嵌入式軟件長期、可靠和穩(wěn)定運行的有效措施之一。微處理器中的看門狗定時器是一種特殊功能的定時器，其結構與普通定時器基本一樣，可以給看門狗定時器設置一個實際的時間值。但這種定時器具有可重觸發(fā)功能的，即可連續(xù)觸發(fā)，以增加延遲時間。5519.看門狗定時器看門狗電路可根據(jù)程序在運行指定時間看門狗定時器常用于使嵌入式系統(tǒng)在出錯情況下重新啟動，在這種應用下可以修改系統(tǒng)程序，使其在程序中多處含有可觸發(fā)看門狗定時器的語句。這些語句應放在適當?shù)奈恢茫沟迷诔绦蛘?zhí)行時，看門狗定時器在每次計時超時內至少觸發(fā)一次，使定時器一直處于延時階段，不能產生定時到的輸出信號。在硬件設計上可以將看門狗定時器的出錯信號連接到微處理器的復位引腳，如果程序產生沒有預料的錯誤，例如進入一個不想要的無窮循環(huán)，或等待一個永遠不會到達的輸入事件，則看門狗定時器將超時，產生定時到輸出信號，這樣微處理器會自動復位，并重新啟動程序。56看門狗定時器常用于使嵌入式系統(tǒng)在出錯情況下重新啟動，

另外，在實際使用中，還有不想在系統(tǒng)運行期間復位整個系統(tǒng)的情況時，可將看門狗定時器的輸出信號接到中斷引腳，并編寫一個中斷服務程序，這樣以便在程序不正常時，會跳到程序中可安全執(zhí)行的部分。甚至也可以將以上